线与和线或.pdf

一. 什么是 OC、OD open-drain 是漏极开路输出的意思，相当于集电极开路(open-collector)输出，即 ttl 中的集电极开路（oc）输出一般用于线或、线与，也有的用于电流驱动一般用于线或、线与，也有的用于电流驱动 open-drain 是对 mos 管而言，open-collector 是对双极型管而言，在用法上没啥 区别完整的开漏电路应该由开漏器件和开漏上拉电阻组成，如下图所示： 开漏形式的电路有以下几个特点： 1.利用外部电路的驱动能力，减少利用外部电路的驱动能力，减少 IC（集成电路）（集成电路）内部的驱动内部的驱动或驱动比芯片 电源电压高的负载. 2.可以将多个开漏输出的可以将多个开漏输出的 Pin，连接到一条线上通过一只上拉电阻，在不增加，连接到一条线上通过一只上拉电阻，在不增加 任何器件的情况下，形成任何器件的情况下，形成“与逻辑与逻辑”关系这也是关系这也是 I2C，，SMBus 等总线判断总线等总线判断总线 占用状态的原理占用状态的原理 如果作为图腾输出必须接上拉电阻 接容性负载时， 下降沿 （高 电平致使饱和导通时，c 和 e 均为低电平）是芯片内的晶体管，是有源驱动，速 度较快；上升沿是无源的外接电阻，速度慢。

如果要求速度高电阻选择要小，功 耗会大所以负载电阻的选择要兼顾功耗和速度 3.可以利用改变上拉电源的电压，改变传输电平可以利用改变上拉电源的电压，改变传输电平例如加上上拉电阻就可以提供 TTL/CMOS 电平输出等 如下图所示, IC 的逻辑电平由电源 Vcc1 决定， 而输出 高电平则由 Vcc2（上拉电阻的电源电压）决定这样我们就可以用低电平逻辑 控制输出高电平逻辑了（这样你就可以进行任意电平的转换）例如加上上拉 电阻就可以提供 TTL/CMOS 电平输出等 4.开漏开漏 Pin 不连接外部的上拉电阻，则只能输出低电平不连接外部的上拉电阻，则只能输出低电平因此对于经典的 51 单 片机的 P0 口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高 电平逻辑一般来说，开漏是用来连接不同电平的器件，匹配电平用的 5.正常的 CMOS 输出级是上、下两个管子，把上面的管子去掉就是 OPEN-DRA IN 了这种输出的主要目的有两个：电平转换和线与 6.由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以 决定输出电平。

决定输出电平这样你就可以进行任意电平的转换了 7.线与功能主要用于有多个电路对同一信号进行线与功能主要用于有多个电路对同一信号进行拉低操作的场合拉低操作的场合，，如如 果本电路不想拉低，就输出高电平果本电路不想拉低，就输出高电平，因为，因为 OPEN-DRAIN 上面上面 的管子被拿掉，的管子被拿掉，高电平是靠外接的上拉电阻实现的高电平是靠外接的上拉电阻实现的而正而正 常的常的 CMOS 输出级，如果出现一个输出为高另外一个为低时，等于电源短路输出级，如果出现一个输出为高另外一个为低时，等于电源短路 8.OPEN-DRAIN 提供了灵活的输出方式，但是也有其弱点，就是带来上升沿上升沿 的延时的延时 因为上升沿是通过外接上拉无源电阻对负载充电外接上拉无源电阻对负载充电， 所 以当电阻选择小时延时就小，但功耗大；反之延时大功耗小所以如果对延时延时 有要求，则建议用下降沿输出有要求，则建议用下降沿输出 9. 上拉电阻的阻值上拉电阻的阻值决定决定了逻辑电平转换的沿的了逻辑电平转换的沿的速度速度阻值越大，速度越低功耗阻值越大，速度越低功耗 越小反之亦然反之亦然 二.什么是线或逻辑与线与逻辑？ 在一个结点在一个结点(线线)上上,连接一个连接一个上拉电阻到电源上拉电阻到电源 VCC 或或 VDD 和 n 个 NP N 或 NMOS 晶体管的集电极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都 接到地线上,只要有一个晶体管饱和只要有一个晶体管饱和,这个结点(线)就被拉到地线地线 电平上电平上. 因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS),晶体管晶体管 就会饱和就会饱和,所以这些基极或栅极对这个结点(线)的关系是或非 NOR 逻辑. 如 果这个结点后面加一个反相器, 就是或 OR 逻辑. 注：个人理解：线与，线与，接上拉电阻至电源接上拉电阻至电源。

~A) 这些晶体管常常是一些逻辑电路的集电极开路这些晶体管常常是一些逻辑电路的集电极开路 OC 或源极开路或源极开路 OD 输出端输出端.这种 逻辑通常称为线与/线或逻辑,当你看到一些芯片的当你看到一些芯片的 OC 或或 OD 输出端连在一输出端连在一 起起, 而有一个上拉电阻时而有一个上拉电阻时,这就是线或这就是线或/线与了线与了,但有时但有时上拉电阻上拉电阻 做在芯片的输入端内做在芯片的输入端内. 顺便提示如果不是 OC 或 OD 芯片的输出端是不可以连在一起的,总线 BUS 上 的双向输出端连在一起是有管理的有管理的,同时只能有一个作输出,而其他是高是高 阻态阻态只能输入. 三.什么是推挽结构 一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另 一个截止.要实现线与需要用 OC(open collector)门电路 .如果输出级的有两个三 极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样 的电路结构称为推拉式电路或图腾柱（Totem-pole）输出电路（可惜，图无法贴 上）当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下 级门灌入 T4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电 流将是下级门从本级电源经 T3、D1 拉出。

这样一来，输出高低电平时，T3 一 路和 T4 一路将交替工作，从而减低了功耗，提高了每个管的承受能力又由于 不论走哪一路，管子导通电阻都很小，使 RC 常数很小，转变速度很快因此， 推拉式输出级既提高电路的负载能力，又提高开关速度供你参考 推挽电路是两个参数相同的三极管或 MOSFET,以推挽方式存在于电路中,各负 责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个 导通，所以导通损耗小效率高 输出既可以向负载灌电流，也可以从负载抽取电流 上拉就是输入高电平，然后接一个上拉电阻（起保护作用） ，在你目前开发学习时，只 需要知道上拉就表示该端口在默认情况下输入为高电平 下拉就相反了，指输入接低电平，然后接一个下拉电阻（关于上拉电阻与下拉电阻，设 计比较多的数电模电知识，此处就略过，反正其保护电路的作用） 。