计算机组成原理第二章.ppt

2.5 2.5 定点运算器的组成与结构定点运算器的组成与结构n运运算算器器是是对对数数据据进进行行加加工工处处理理的的部部件件，，它它的的具具体体任任务务是是实实现现数数据据的的算算术术运运算算和和逻逻辑辑运运算算，，所所以以它它又又称称为为算算术术逻逻辑辑运运算算部部件件，，简简记记为为ALU(Arithmetic ALU(Arithmetic Logic Logic UnitUnit）），，是是CPUCPU的重要组成部分的重要组成部分n算算术术逻逻辑辑运运算算器器ALUALU是是由由多多个个一一位位全全加加器器组成的一位全加器：一位全加器：一位全加器真值表：一位全加器真值表：一位全加器的逻辑图：一位全加器的逻辑图： 1=1&&=12.5.1 2.5.1 多功能算术逻辑运算单元多功能算术逻辑运算单元(ALU)(ALU)1 1．并行加法器及其进位链．并行加法器及其进位链n并并行行加加法法器器使使用用的的全全加加器器的的位位数数与与操操作作数数的的位位数数相相同同，，它它能能够够同同时时对对操操作作数数的的各位进行相加，所以称为并行加法器各位进行相加，所以称为并行加法器n将将进进位位信信号号的的产产生生与与传传递递的的逻逻辑辑结结构构称称为进位链。

为进位链补码加减法的实现逻辑框图补码加减法的实现逻辑框图（（1 1）串行进位的并行加法器）串行进位的并行加法器n当当操操作作数数为为n n＋＋1 1位位长长时时，，需需要要用用n n＋＋l l位位全加器构成加法器全加器构成加法器n延延迟迟时时间间：：包包括括进进位位信信号号的的产产生生和和传传递递所所占占用用的的时时间间及及加加法法器器本本身身求求和和的的延延迟迟时间n特点：线路简单，速度慢特点：线路简单，速度慢串行进位的并行加法器：串行进位的并行加法器：（（2 2）并行进位的并行加法器）并行进位的并行加法器n要要提提高高加加法法器器的的运运算算速速度度，，就就必必须须解解决决进进位信号的产生和传递问题位信号的产生和传递问题n设设 = = 称称为为进进位位传传递递函函数数或或进进位位传传递递条件n设设 = = 称为进位产生函数或本地进位称为进位产生函数或本地进位 由于在一位全加器中，进位信号可表示为：由于在一位全加器中，进位信号可表示为：将串行进位链的表达式改写成如下形式：将串行进位链的表达式改写成如下形式：各进位信号的产生不再各进位信号的产生不再与低位的进位信号有关，与低位的进位信号有关，而只与两个参加运算的而只与两个参加运算的数和数和C0C0有关有关. .1)1)组内并行、组间串行的进位链组内并行、组间串行的进位链n这这种种进进位位链链也也称称为为单单重重分分组组跳跳跃跃进进位位。

以以1616位位加加法法器器为为例例，，一一般般可可分分作作4 4个个小小组组，，每每小小组组4 4位位，，每每组组内内部部都都采采用用并并行行进进位位结结构，组间采用串行进位传递结构构，组间采用串行进位传递结构n组内各位的进位表达式为组内各位的进位表达式为: :4 4位一组并行进位链逻辑图：位一组并行进位链逻辑图：4 4位一组并行进位链示意图：位一组并行进位链示意图：1616位组内并行、组间串行进位链框图：位组内并行、组间串行进位链框图：nGiGi、、PiPi（（i=1,16)i=1,16)、、C0C0到达各输入端；到达各输入端；n第一组计算出第一组计算出C1,C2,C3,C4C1,C2,C3,C4；；n第二组计算出第二组计算出C5,C6,C7,C8C5,C6,C7,C8；；n第三组计算出第三组计算出C9,C10,C11,C12C9,C10,C11,C12；；n第四组计算出第四组计算出C13,C14,C15,C16C13,C14,C15,C16；；进位链延迟时间：进位链延迟时间：n由由于于每每一一组组并并行行进进位位网网络络都都是是二二级级门门，，设设每每级级门门延延迟迟为为tdtd，，则则1616位位组组内内并并行行组组间串行进位链的延迟时间是间串行进位链的延迟时间是8td8td。

 2)2)组内并行、组间并行的进位链组内并行、组间并行的进位链n这这种种进进位位链链又又称称为为多多重重分分组组跳跳跃跃进进位位链链组组间间也也采采用用并并行行进进位位链链结结构构，，这这样样将将会会进一步提高运算速度进一步提高运算速度 以以1616位位组组内内并并行行组组间间并并行行进进位位链链为为例例，，采采用用了了二二重重进进位位链链，，且且第第二二重重进进位位链链也也是并行结构，见下图所示是并行结构，见下图所示1616位组内并行组间并行进位链框图：位组内并行组间并行进位链框图：n将将每每个个小小组组最最高高位位的的进进位位信信号号分分成成进进位位传送函数和进位生成函数两个部分：传送函数和进位生成函数两个部分：进位传送函数进位传送函数进位生成函数进位生成函数各组间进位的表达式：各组间进位的表达式：各各小小组组的的进进位位生生成成函函数数和和进进位位传传递递函函数数的逻辑表达式：的逻辑表达式：各组的各组的进位生进位生成函数成函数各组的各组的进位传进位传递函数递函数组内、组间并行进位第一组内进位链逻辑图组内、组间并行进位第一组内进位链逻辑图1.1.GiGi、、PiPi（（i=1,16)i=1,16)、、C0C0到达各输入端。

到达各输入端2.2.第一组计算出第一组计算出C1,C2,C3C1,C2,C3和和 G1*,P1*;G1*,P1*;第二组计算出第二组计算出G2*,P2*G2*,P2*；；第三组计算出第三组计算出G3*,P3*G3*,P3*；；第四组计算出第四组计算出G4*,P4*G4*,P4*3.3.第二重进位链计算出第二重进位链计算出C4,C8,C12,C16C4,C8,C12,C164.4.第二组计算出第二组计算出C5,C6,C7C5,C6,C7；；第三组计算出第三组计算出C9,C10,C11C9,C10,C11；；第四组第四组计算出计算出C13,C14,C15C13,C14,C15延迟时间：延迟时间：n由由于于每每一一组组并并行行进进位位网网络络都都是是二二级级门门，，设设每每级级门门延延迟迟为为tdtd产产生生所所有有进进位位的的延延迟迟时间为时间为6td6td。