数字电路电子秒表实验报告

1、实验二 电子秒表一、实验目的1、学习数字电路中基本 RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2、掌握电子秒表的调试方法。二、实验原理图21为电子秒表的电原理图。按功能分成四个单元电路进行分析。 数字电子技术基础课程设计（一）电子钟数字电子技术基础课程设计电子秒表一设计目的：1、了解计时器主体电路的组成及工作原理;2、熟悉集成电路及有关电子元器件的使用;3、学习数字电路中基本 RS 触发器、时钟发生器及计数、译码显示等单元电路的综合应用。二设计任务及说明：电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、 、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。设计一个可以满足以下要求的简易秒表1.秒表由5位七段 LED 显示器显示，其中一位显示“min”,四位显示“s” ，其中显示分辩率为0.01 s，计时范围是09分59秒99毫秒；2.具有清零、启动计时、暂停计时及继续计时等控制功能；3.控制开关为两个：启动（继续）/暂停记时开关和复位开关三总体方案及原理:电子秒表要求能够对时间

2、进行精确记时并显示出来,因此要有时钟发生器,记数及译码显示,控制等模块,系统框图如下:时钟发生器 记数器 译码器显示器控制器图1.系统框图其中：(1)时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源 ,产生100HZ 的脉冲;(2)记数器：对时钟信号进行记数并进位,毫秒和秒之间10 进制,秒和分之间60进制;(3)译码器：对脉冲记数进行译码输出到显示单元中；(4)显示器：采用5片 LED 显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；(5)控制器：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。四单元电路设计，参数计算和器件选择：1.时钟发生单元时钟发生器可以采用石英晶体震荡产生100HZ 时钟信号，也可以用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，切构造简单，采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。因输出要求为100HZ 的，选择占空比为 55%，可根据T=（ ）Cln2=0.01可选择的电阻进行连接可在输出端3获得频率为100HZ 的矩形波信号，即 T=0.01

3、S 的时钟源，当基本 RS 触发器 Q1时，门5开启，此时100HZ 脉冲信号通过门5作为计数脉冲加于计数器 的计数输入端 CP2。图2.时钟发生器555定时器构成的多谐振荡器2.记数单元记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二 五十进制加法计数器74LS90构成电子秒表的计数单元，如图 3所示，555定时器构成的多谐振荡器作为计数器的时钟输入。计数器及计数器接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.010.09秒；0.10.9秒计时，计数器及计数器，计数器 和计数器也接成8421码十进制形式，计数器 和计数器接成60进制的形式，实现秒对分的进位。集成异步计数器74LS90简介74LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图3为74LS90引脚排列，表1为功能表。通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助 R0(1)、R0(2)对计数器清零，借助 S9(1)、 S9(2)将计数器置9。其具体功能详述如下：(1)计数脉

4、冲从 CP1输入，QA 作为输出端，为二进制计数器。(2)计数脉冲从 CP2输入，QDQCQB 作为输出端，为异步五进制加法计数器。(3)若将 CP2和 QA 相连，计数脉冲由 CP1输入，QD、QC 、QB 、QA 作为输出端，则构成异步8421码十进制加法计数器。(4)若将 CP1与 QD 相连，计数脉冲由 CP2输入，QA、QD、QC、QB 作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。a) 异步清零当 R0(1)、R0(2)均为“1”；S9(1) 、S9(2) 中有“0”时，实现异步清零功能，即QDQCQBQA0000。b) 置9功能当 S9(1)、S9(2)均为“1”；R0(1)、R0(2) 中有“0”时，实现置9功能，即QDQCQBQA1001。图3.74LS90引脚排列（下）输 入 输 出 功 能清 0 置 9 时 钟 QD QC QB QAR0(1)、R0(2) S9(1)、S9(2) CP1 CP21 1 0 0 0 0 0 0 清 00 0 1 1 1 0 0 1 置 90 0 0 0 1 QA 输 出 二进制计数1 QDQCQB 输出 五

5、进制计数 QA QDQCQBQA 输出8421BCD 码 十进制计数QD QAQDQCQB 输出5421BCD 码 十进制计数1 1 不 变 保 持表1 .74LS90功能表10秒到分位的6进制位可在十进制的基础上将 QB、QC 连接到一个与门，它的置零信号与系统的置零信号通过一个或门连接接至 R0(1)，即当记数为6或有置零信号是均置零，如图4所示。图4 .74ls90组成的6进制记数器3 .译码显示单元74LS248（74LS48）是 BCD 码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图5所示. 显示器用 LC5011-11 共阴极 LED 显示器.(注：在 multisim 中仿真可以用译码显示器 DCD_HEX 代替译码和显示单元)。图5. 74LS248管脚图4 .控制单元（1） 启动（继续）/暂停记时开关采用集成与非门构成的基本 RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出作为单稳态触发器的输入，另一路输出 Q 作为与非门5的输入控制信号。按动按钮开关 B（接地） ，则门 1输出 1；门2输出 Q0，K2复位后 Q、状态

6、保持不变。再按动按钮开关 K1 ,则 Q 由0变为1，门5开启, 为计数器启动作好准备。由1变0，送出负脉冲，启动单稳态触发器工作。（2） 清零开关通过开关对每个计数器的 R0(2)给以高电平能实现系统的清零。五：在 MULTISIM 中进行仿真将各个芯片在 MULTISIM8中连接并进行仿真，仿真如图 6所示，结果正确。六：设计所需元件555触发器一片，74ls90五片， 74ls248五片，LC5011-11 共阴极 LED 显示器五片，电容、电阻若干。七：设计心得本次课程设计对数字电子技术有了更进一步的熟悉，实际操作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，因为是设计要求我们在以后的学习中注意这一点，要把课本上所学到的知识和实际联系起来，同时通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力 图21 电子秒表原理图1基本 RS 触发器图21中单元 I 为用集成与非门构成的基本 RS 触发器。属低电平直接触发的触发器

7、，有直接置位、复位的功能。它的一路输出 作为单稳态触发器的输入，另一路输出 Q 作为与非门5的输入控制信号。按动按钮开关 K2（接地） ，则门1输出 1；门2输出 Q0，K 2复位后Q、 状态保持不变。再按动按钮开关 K1,则 Q 由0 变为1，门5开启,为计数器启动作好准备。 由1变0，送出负脉冲，启动单稳态触发器工作。基本 RS 触发器在电子秒表中的职能是启动和停止秒表的工作。2单稳态触发器图21中单元为用集成与非门构成的微分型单稳态触发器， 图 22为各点波形图。单稳态触发器的输入触发负脉冲信号 vi 由基本 RS 触发器 端提供，输出负脉冲 vO 通过非门加到计数器的清除端 R。静态时，门4应处于截止状态，故电阻 R 必须小于门的关门电阻 ROff。定时元件 RC 取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的 RP 和 CP。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 图22单稳态触发器波形图 图23 74LS90引脚排列3时钟发生器图21中单元为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。调节电位器 RW，使在

8、输出端3获得频率为50HZ 的矩形波信号，当基本 RS触发器 Q1时，门5开启，此时50HZ 脉冲信号通过门5作为计数脉冲加于计数器的计数输入端 CP2。4计数及译码显示二 五 十 进 制 加 法 计 数 器 74LS90构 成 电 子 秒 表 的 计 数 单 元 ， 如 图21中单元所示。其中计数器接成五进制形式，对频率为50HZ 的时钟脉冲进行五分频，在输出端 QD 取得周期为0.1S 的矩形脉冲，作为计数器的时钟输入。计数器及计数器接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.10.9秒；19.9秒计时。注：集成异步计数器74LS9074LS90是异步二 五 十 进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图23为74LS90引脚排列，表21为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助 R0(1)、R 0(2)对计数器清零，借助 S9(1)、S 9(2)将计数器置9。其具体功能详述如下：(1) 计数脉冲从 CP1输入， QA 作为输出端，为二进制计数器。(2) 计数脉冲

9、从 CP2输入， QDQCQB 作为输出端，为异步五进制加法计数器。(3) 若将 CP2和 QA 相连，计数脉冲由 CP1输入，Q D、Q C、Q B、Q A 作为输出端，则构成异步8421码十进制加法计数器。(4) 若将 CP1与 QD 相连，计数脉冲由 CP2输入， QA、Q D、Q C、Q B 作为输出端，则构成异步5421码十进制加法计数器。(5) 清零、置9功能。a) 异步清零当 R0(1)、R 0(2)均为“1” ；S 9(1)、S 9(2)中有“0”时，实现异步清零功能，即 QDQCQBQA0000。b) 置9功能当 S9(1)、S 9(2)均为“1” ；R 0(1)、R 0(2)中有“0”时，实现置9功能，即QDQCQBQA1001。表2-1 输 入 输 出清 0 置 9 时 钟R0(1)、R0(2) S9(1)、S 9(2) CP1 CP2QD QC QB QA 功 能1 1 0 0 0 0 0 0 清 000 1 1 1 0 0 1 置 9 1 QA 输 出 二进制计数1 QDQCQB 输出 五进制计数 QA QDQCQBQA 输出8421BCD 码 十进制计数QD QAQDQCQB 输出5421BCD 码 十进制计数0 00 01 1 不 变 保 持单稳态触发器电子电路 2010-05-12 17:45:10 阅读127 评论0 字号：大中小 单稳态触发器被广泛用于脉冲整形、延时（产生滞后于触发脉冲的输出脉冲）以及定时（产生固定时间宽度的脉冲信号）等。单稳态触发器的暂稳态通常是靠 RC 电路的充、放电过程来维持的，RC 电路可接成两种形式：微分和积分电路形式一、单稳态触发器的工作特性： 1它有稳态和暂稳态两个不同的工作状态；2在外界触发脉冲作用下，能从稳

《数字电路电子秒表实验报告》由会员平***分享，可在线阅读，更多相关《数字电路电子秒表实验报告》请在金锄头文库上搜索。