10电子技术(D触发器、寄存器).ppt

清华大学电机系唐庆玉1997年制作如发现有人剽窃必定追究！第20章 时序逻辑电路千岛湖风光千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究清华大学电机系电工学教研组唐庆玉编20.1 触发器 R-S触发器 D触发器20.2 寄存器第20章 时序逻辑电路 20.1 触发器20.1.1 R-S触发器&RDSDRD RESET直接复位端S D SET直接置位端Q, Q 输出端 1. 基本的R-S触发器组成：用2个与非门(或或非门)构成R-S触发器真值表RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定&RDSD011100RD=0同时SD=1时, Q=0故RD称为复位端,或称为清0端R-S触发器真值表&RDSD011100RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定SD=0同时RD=1时, Q=1故SD称为置位端,或称为置1端&RDSDR-S触发器真值表RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 指R、S从01或10变成11时,输出端状态不变111100&RDSDR-S触发器真值表RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 指RD、SD同时从00变成11时, 输出端状态不定001111R-S触发器真值表RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 指RD、SD同时从00变成11时, 输出端状态不定&RDSD00111111&RDSD001111110000即Q、Q也可能是01,也可能是10设计电路时此种情况应避免R-S 触发器特点:(1) 具有两个稳态(Q=0,Q=1或Q=1,Q=0), 称为 双稳态触发器.(2) 可触发使之翻转 (使RD、SD之一为0时可翻转).(3) 具有记忆功能(RD、SD都为1时，保持原来状态).R-S触发器应用举例: 单脉冲发生器&RDSD+5V+5V4.7k4.7kKR-S触发器应用举例: 单脉冲发生器&RDSD+5V+5V4.7k4.7kKR-S触发器应用举例: 单脉冲发生器&RDSD+5V+5V4.7k4.7kKt正脉冲负脉冲2. 时钟控制电平触发的R-S触发器触发器功能表&RDSD&RSCPCP: 时钟脉冲(Clock Pulse) R、S控制端CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持时钟控制电平触发的R-S触发器(续)时钟控制 只有CP=1时,输出端状态才能改变电平触发 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持用途: D触发器和J-K触发器的内部电路20.1.2 D触发器1. 时钟控制电平触发的D触发器CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持1D&RDSD&RSCP其他两种情况不会出现 时钟控制电平触发的D触发器 功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1时, Q n+1=DCP=0时, 保持原状1DCP&RDSD&D触发器具有数据记忆功能 时钟控制电平触发的D触发器1DCP&RDSD&RDSD符号RDSDDCP2.维持阻塞型D触发器&RDSD&DCP符号RDSDDCP维持阻塞型D触发器的引脚功能符号RD 直接清0端(复位端) R=0,S=1时,Q=0SD 直接置1端(置位端) R=1,S=0时,Q=1 小圈 表示低电平有效D数据输入端CP时钟脉冲Q、Q 输出端，Q的小圈 表示是反相输出端 , 即Q总是与Q相反RDSDDCP维持阻塞型D触发器的引脚功能(续)功能表CP Q n+1 D触发方式: 边沿触发 (时钟上升沿触发)功能表说明： 在CP上升沿时，Q等于D；在CP高电平、低电平和下降沿时，Q保持不变RDSDDCP时钟下降沿触发的维持阻塞型D触发器RDSDDCP功能表CP Q n+1 D功能表说明： 在CP下降沿时，Q等于D；在CP高电平、低电平和上升沿时，Q保持不变课堂练习题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.DQDCPQ1Q2DQDCPDQDCPQ1课堂练习(续)CPDQ1课堂练习(续)Q2DQDCPCPDQ13. 集成D触发器介绍(1) 集成双D触发器74LS74RDSDDCPRDSDDCPVcc(+5V)GND(地)D触发器应用举例: 用D触发器 将一个时钟进行2分频.DCPCPCP01RD、SD不用时,甩空或通过4.7k的电阻吊高电平频率FQ = FCP/2D触发器功能CP 时，Q=D用2个2分频器级联组成一个4分频器DCPDCPCP1Q2QF2Q =F1Q /2 = FCP/4(2) 集成4D触发器74LS175特点: 一个集成电路中有4个D触发器, 时钟CP公共, 清0端RD公共RDRDRDRDCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND集成4D触发器74LS175的应用举例抢答电路1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR5004+5V111&1+5V4.7k风鸣器CP1kHz主持人清0甲乙丙丁74LS175参赛人抢答按键1(3) 集成8D触发器(74LS273)内部有8个D触发器 Q输出 R公共 CP公共QDRQDR内部有8个D触发器CP1D8DRDGNDVcc 1Q2D3D 4D 5D6D7D2Q 3Q 4Q 5Q6Q7Q8Q20.2寄存器20.2.1 数码寄存器(并行寄存器)DCP一个D触发器组成1位的数码寄存器CP上升沿,Q =DCP高电平、低电平、 下降沿，Q不变由D触发器组成，用于存放数码RDSDDCP由4D集成电路74LS175组成4位二进制数寄存器RDRDRDRDCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高电平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（电源CP 1D2D3D4D1Q2Q3Q4Q4D锁存器数码寄存器(续)4位二进制数数码寄存器(续)由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS2731D8D1Q8Q8D锁存器Q4Q5Q6Q7D4D5D6D7 CP8位二进制数D7D0数码寄存器用于计算机 并行输入/输出接口外部设备(打印机)8D锁存器1D8D1Q8QCPD7D0计算机CPU控制信号计算机CPU数据总线输出接口计算机总线画法:一条粗线代表8条线74LS27320.2.2 串行移位寄存器1. 用D触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiRQ1Q2Q3Q4CP串行输入13.6 寄存器13.6.2 串行移位寄存器1. 用D触发器组成的移位寄存器经4个CP脉冲,Di 出现在Q4上Q1 Q2 Q3 Q4CP Di Di Di DiCP Di Di Di 0CP Di Di 0 0CP Di 0 0 0C 0 0 0 0由D触发器组成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行输入循环移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经4个CP脉冲循环一周CP Q1 Q2 Q3 Q4 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 0既具有串行输入又具有并行输入的移位寄存器CPQ4RQSRDQSRDQSRDQSRDQ1Q2Q3串行输入数据Di清0脉冲&D1D2D3D4L并行输入脉冲并行输入数据00001 0 1 0011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不变R=1S=1Q4不变120.2.3 集成电路双向移位寄存器(74LS194)并行输入数据右移串入数据控制端输出清0端时钟左移串入数据Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194双向移位寄存器74LS194的功能CR CP MB MA Q0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持 1 0 1 DSR 右移一位 1 1 0 左移一位 DSL 1 1 1 D0 D1 D2 D3 (并行输入) 用双向移位寄存器74LS194组成节日彩灯控制电路Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V+5VMB=0,MA=1右移控制Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V1CP1秒Q=0时LED亮清0按键1k二极管发光LED&RDSD本课小结(1)基本R-S触发器及功能表(2) CP边沿触发的维持 阻塞型D触发 器及功能表RDSDDCP本课重点掌握的内容(3) 会分析用D触发器构成的移位寄存器的输出端的变化状态。