组合逻辑电路要点

1、数字电子技术讲稿56第四章组合逻辑电路组合逻辑电路结构：P56XX2XnFm Fm组合逻辑电路图4-1组合逻辑电路由门电路构成无反馈图中：输入变量为 Xi,X2,Xn ,输出函数为Fi,F2,Fm,Fi - fi (xi , x2 ,xn ) 04. 1组合逻辑电路的分析找出给定逻辑电路输入和输出之间的逻辑关系，并指出电路的逻辑功能 分析步骤： 根据给定逻辑电路，逐级推导出输出端逻辑表达式。 根据输出函数列出输出函数真值表。逻辑功能描述。【例4-2】分析图4-3 (a)所示逻辑电路，指出该电路的逻辑功能.Ai + Bi *=i Tr=i& 13ABO全加器图4-3解：函数表达式:(a)一位全加器(b)全加器符号本位和Si = A二Bi二G向高位进位 Ci .1 = (A 二 Bi) *Cia *Bi函数真值表（表4-2P57）ABiCiCi书Si0000000101010010111010001101101101011111 功能分析：一为全加器!注意：半加器的真值表和电路半加器真值表（表4-3）:ABiCi书Si0000010110011110半加器逻辑电路图如下（图4-4）:ABS

2、C+1图4-4半加器逻辑电路函数表达式：G 1 = A 二 Bi思考题：如何构成一个四位二进制加法电路?4. 2组合逻辑电路设计P58设计过程：命题真值表简化电路实现逻辑概念清楚正确确定真值表根据具体情况实际检验或较抽象最大或最小项表达式门和门种类少设计正确？功耗和速度【例4-3 设计一个一位全减器P59解：命题分析。1101. 01被减数-1001. 11减数一OQiL 10 低位借位An 全 |A Dn 本位差Bn ）减0 T器一Ab+1向前借位图4-5 全减器框图及KS列真值表。AnBnCnCn书Dn00010000111010110111010001101001100011111选器件：用非门，异或门，与或非门实现注意：用与或非门实现时从 Cn书和Dn和入手图4-5用与或非门实现全减器的KS求函数表达式。Dn =A Bn CnA B0。A B0CA BCni =Bn *Cn A *Bn 人。可得原函数表达式：Dn = A；.B； .C； An *Bn .Cn 人 Bn .g 人.B。Cni =B7*G An 西 An * C；注意：如果用异或门实现，函数表达式如下：CniDn

3、=8二 Bn 二 Cn=An *Bn *Cn A *Bn *CnBn *C=An（Bn 二 Cn） BnC = An（Bn 二 Cn）由C 画逻辑电路。P60图4-6 全减器逻辑图【例4-4】设计将8421BCDS转换为余3BC则分析题意，列真值表。A B C DE3E2E1E00 0 0 000110 0 0 101000 0 1 001010 0 1 101100 1 0 001110 1 0 110000 1 1 010010 1 1 110101 0 0 010111 0 0 111001 0 1 0XXXX1 0 1 1XXXX 11 1 0 0XXXX1 1 0 1XXXX1 1 1 0XXXX1 1 1 1XXXX画卡诺图，求输出函数ABCDA E3A E2A E1A E0(a)码制转换框图图4-7 框图及K0E1(b)Cdaboo0iiii0000:T、T hX001i0X,g * * a f iii中0XIx-10i0X；xE2CdaB000iiii000DiXV0i00X0ii00XXi0i iiXXE0卡诺图E3 = A BC BD = A*BC *BDE2 =

4、BC *D BC Bd = B(C D) B(C D) = B 二(C D)E1 =C*D CD=C： D=C 二 DE0 =D 画逻辑电路：(P 61图4-8 8421BCD码转换为余3码电路)注意： 任意项的处理和作用。考虑用全加器或全减器来实现。 逻辑设计的灵活性。P624. 3常用MSI组合逻辑器件及应用4. 3. 1编码器用特定的码（二进制码）来表示有关信息 编码,完成这一功能的电路称 编码器。1 .二进制编码器 P6210I iI 2I 3I 4I 5I 6I 7图4-9三位二进制8线-3线编码器框图表4-6三位二进制编码器真值表（P62）输入输出I 0I1I 2I 3I4I 5I 6I 7F2F1F01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111 输入：I017有且仅有一个输入为1 输出函数为：F2 =底+I5 +底+ I7Fl = I2 I3 I6 I7F0 =I1 I3 I5 I7 逻辑设计的灵活性，注意此处的“真值表”，无卡诺图 此电路有

5、局限性。 实现电路如P63图4-10。2 .二一十进制编码器 P63编码器框图：0123456789A D c C A B A ABCD编码器 编码表：表4-7 8421 BCD 编码表十进制数DCBA0 (Io)00001 (Il)00012 (I 2)00103 (I 3)00114(14)01005 (I5)01016 3)01107 (I7)01118 (I 8)10009 (I9)1001输出函数：D =丫8 +Y9 =丫8,丫9C =丫4Y5丫6 丫7 =丫4 / 丫6 丫7B =丫2丫3丫6 丫7 =丫2 *工 *丫6 *丫7A=X丫3丫5丫7丫9=丫，丫3*丫5*丫7*丫93.优先权编码器74LS148 （8线 一3线编码器）逻辑符号瞰峨优先编码器图4-12 74LS148逻辑符号 表4-8 74LS148的功能表No输入输出Ei76543210CBACSEo11XXXXXXXX11111201111111111110300XXXXXXX000014010XXXXXX0010150110XXXXX01001601110XXXX011017011110XXX1000180

6、111110XX10101901111110X110011001111111011101Ei :为编码允许输入，低有效。7 0 :状态信号输入端（编码输入），低有效。CS:编码有效输出，低有效。C, B, A:编码输出，为反码输出。E。：编码允许输出，低有效，用语级联。“7”输入端的优先权最高，“0”为最低。4. 3. 2译码器P65译码是编码的逆过程:1 .二进制译码器2 一 4译码器将代码（已编码）“译”成相应所需的信息。注意：A, A。为译码输入端。E为译码允许端，低有效。丫3 , 丫2 , Y , Y）为译码输出端，低有效。表4-9 2 4译码器功能表EAA丫0丫2二 丫31XX1111o00r 011P 1100110110 110r 110r 1 10111110输出函数表达式可写成： %=Emi（i=0,1,2,3）。 3 8译码器（74LS138）E1为译码允许端，局有效。E2 A , E2B为译码允许端，低有效。A2, A, Ao为译码输入端。丫0, 丫1,Y为译码输出端，低有效。Yo%Y2y3Y4Y5Y6% 白一E:2A院 生 A/o图4-14 74LS138逻辑符号表410 74LS138译码器功能表P66EiE2A + E2BA

《组合逻辑电路要点》由会员奇异分享，可在线阅读，更多相关《组合逻辑电路要点》请在金锄头文库上搜索。