《数字电子技术（第二版）》-李中发-电子教案 第5章 时序逻辑电路.ppt

数字电子技术（第二版）,李中发 制作 中国水利水电出版社,第5章 时序逻辑电路,学习要点 掌握时序逻辑电路的分析方法，能熟练分析计数器等常用时序逻辑电路 理解寄存器、计数器等时序逻辑电路的工作原理和逻辑功能 了解寄存器、计数器等中规模集成电路的使用方法 了解时序逻辑电路的设计方法，能设计简单的时序逻辑电路第5章 时序逻辑电路,5.2 时序逻辑电路的分析,5.3 计数器,5.4 寄存器,5.5 顺序脉冲发生器,5.6 时序逻辑电路的设计,退出,5.1 时序逻辑电路的特点与分类,5.1 时序逻辑电路的特点与分类,5.1.1 时序逻辑电路的特点,时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换逻辑表达式有：,5.1.2 时序逻辑电路逻辑功能的表示方法,（1） 根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

（2）根据输出分类 米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入 穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出5.1.3 时序逻辑电路的分类,5.2 时序逻辑电路的分析,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,,,,1,2,3,5,5.2.1 同步时序逻辑电路的分析,步骤：,计算,,4,,例,时钟方程：,输出方程：,输出仅与电路现态有关，为穆尔型时序电路同步时序电路的时钟方程可省去不写驱动方程：,1,写方程式,2,求状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图,状态图,5,电路功能,时序图,有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。

当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1例,输出方程：,输出与输入有关，为米利型时序电路同步时序电路，时钟方程省去驱动方程：,1,写方程式,2,求状态方程,T触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,,,,,,,,,4,5,电路功能,由状态图可以看出，当输入X ＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即： 00→01→10→11→00→… 当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即： 00→11→10→01→00→… 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器画状态图时序图,5.2.2 异步时序逻辑电路的分析,和同步时序逻辑电路不同，异步时序逻辑电路中各个触发器的时钟脉冲信号不是统一的这就意味着异步时序逻辑电路中各个触发器的状态方程不是同时成立的分析异步时序逻辑电路时，必须要确定触发器的时钟脉冲信号是否有效例,电路没有单独的输出，为穆尔型时序电路异步时序电路，时钟方程：,驱动方程：,1,写方程式,2,求状态方程,D触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,,,,,,,,,4,5,电路功能,由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器。

画状态图、时序图,5.3 计数器,在数字电路中，能够记忆输入脉冲个数的电路称为计数器计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,,,,,,······,5.3.1 二进制计数器,1、同步二进制加法计数器,输出方程：,驱动方程：,状态方程：,状态表：,状态图：,时序图：,推广到n位二进制同步加法计数器,驱动方程,输出方程,,输出方程：,2、同步二进制减法计数器,驱动方程：,状态方程：,状态表：,状态图：,时序图：,推广到n位二进制同步减法计数器,驱动方程,输出方程,,输出方程,3、同步二进制可逆计数器,电路图,4、异步二进制加法计数器,时钟方程,输出方程,驱动方程,状态方程,5、异步二进制减法计数器,时钟方程,输出方程,驱动方程,状态方程,二进制异步计数器级间连接规律,5.3.2 十进制计数器,1、同步十进制加法计数器,输出方程,驱动方程,状态方程,2、同步十进制减法计数器,输出方程,驱动方程,状态方程,3、异步十进制加法计数器,时钟方程,输出方程,驱动方程,状态方程,4、异步十进制减法计数器,时钟方程,输出方程,驱动方程,状态方程,5.3.3 集成计数器,1、集成同步二进制计数器,74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。

①CR=1时，异步清零②CR=0、EN=1时，在CP脉冲上升沿作用下进行同步加法计数③CR=0、CP=0时，在EN脉冲下降沿作用下进行同步加法计数④CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变2、集成异步二进制计数器,3、集成同步十进制计数器,集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式 74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同 74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同4、集成异步十进制计数器,5.3.4 N进制计数器,1、用同步清零端或置数端归零构成N进置计数器,2、用异步清零端或置数端归零构成N进置计数器,（1）写出状态SN-1的二进制代码 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。

（3）画连线图1）写出状态SN的二进制代码 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式 （3）画连线图利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能用74LS163来构成一个十二进制计数器 （1）写出状态SN-1的二进制代码3）画连线图SN-1＝S12-1＝S11＝1011,（2）求归零逻辑例,D0～D3可随意处理,D0～D3必须都接0,用74LS197来构成一个十二进制计数器 （1）写出状态SN的二进制代码3）画连线图SN＝S12＝1100,（2）求归零逻辑例,D0～D3可随意处理,D0～D3必须都接0,用74LS161来构成一个十二进制计数器SN＝S12＝1100,例,D0～D3可随意处理,D0～D3必须都接0,SN-1＝S11＝1011,3、提高归零可靠性的方法,,,4、计数器容量的扩展,异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。

100进制计数器,60进制计数器,64进制计数器,5.4 寄存器,在数字电路中，用来存放二进制数据或代码的电路称为寄存器寄存器是由具有存储功能的触发器组合起来构成的一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类基本寄存器只能并行送入数据，需要时也只能并行输出移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广5.４.１ 基本寄存器,1、单拍工作方式基本寄存器,无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0～D3，就立即被送入进寄存器中，即有：,2、双拍工作方式基本寄存器,5.4.2 移位寄存器,1、单向移位寄存器,,,,并行输出,4位右移 移位寄存器,时钟方程：,驱动方程：,状态方程：,,,,,,,,,,,,,,,,,,,,,,,,并行输出,4位左移 移位寄存器,时钟方程：,驱动方程：,状态方程：,,,,,,,,,,,,,,,,,,,,,单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。

（2）n位单向移位寄存器可以寄存n位二进制代码n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零2、双向移位寄存器,M=0时右移,M=1时左移,3、集成双向移位寄存器74LS194,,,,,,5.4.3 寄存器的应用,1、环形计数器,,,,,,结构特点,即将FFn-1的输出Qn-1接到FF0的输入端D0工作原理,根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲能自启动的4位环形计数器,状态图,由74LS194构成的能自启动的4位环形计数器,时序图,2、扭环形计数器,结构特点,状态图,,,,,,能自启动的4位扭环形计数器,5.5 顺序脉冲发生器,5.5.1 计数器型顺序脉冲发生器,在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。

顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0前面介绍过的环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器时序图,译码器,电路图,计数器,,,,,用集成计数器74LS163和。