数字电子技术 教学课件 作者 初玲 第21次课异步计数器及N进制计数器.doc

第21次课异步计数器及N进制计数器l 本次重点内容：1、异步计数器的分析2、集成异步计数器的逻辑功能l 教学过程21.1异步二进制计数器 一、 4位异步二进制加法计数如图21-1所示，当低位触发器输出端Q由1态变为0态（下降沿）时，输出端Q向高位触发器的时钟脉冲输入端CP输出一个进位信号，此为触发器的有效触发沿，高位触发器就发生翻转，计数器计数加14位异步二进制加法计数器的逻辑电路如图21-1所示JK触发器都接成T´触发器，下降沿触发图21-1 4位异步二进制加法计数器逻辑电路1）写方程：①时钟方程：CP0=CP ， CP1=Q0n， CP2=Q1n ， CP3=Q2n②驱动方程：J0=K0=1， J1=K1=1， J2=K2=1， J3=K3=1③输出方程：C=Q3nQ2nQ1nQ0n④状态方程：Q0n+1=Q1n+1=Q2n+1=Q3n+1= 2）工作原理 异步置0端上加负脉冲，各触发器都为0状态，即Q3Q2Q1Q0＝0000状态在计数过程中，为高电平只要低位触发器由1状态翻到0状态，相邻高位触发器时钟脉冲输入端CP接收到有效CP触发信号，触发器的状态便发生翻转。

3）状态转换真值表 根据状态方程和时钟方程可推出4位异步二进制加法计数器的状态转换真值表， 见表21-1：表21-1 4位异步二进制加法计数器状态转换真值表Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1C0000000100001001000010001100011010000100010100101011000110011100111100001000100101001101001010101101011110001100110101101111001110111101111000014）工作波形 又称时序图或时序波形，如图21-2所示输入的计数脉冲每经一级触发器，其周期增加一倍，即频率降低一半一位二进制计数器就是一个2分频器图21-2 4位异步二进制加法计数器工作波形二、 4位异步二进制减法计数器各触发器应满足两个条件：①每当CP有效触发沿到来时，触发器状态翻转一次，即用T´触发器②控制触发器的CP端，当低位触发器输出Q由0态变为1态（上升沿）时，另一个输出端由1态变为0态（下降沿），低位触发器输出向高位触发器的CP端输出一个借位信号（有效触发沿），高位触发器状态发生翻转，计数减1。

下面分析由JK触发器组成的4位异步二进制减法计数器其逻辑电路如图21-3所示FF3～FF0都为T´触发器，下降沿触发图21-3 4位异步二进制减法计数器逻辑电路1）写方程：①时钟方程：CP0=CP ， CP1=， CP2= ， CP3=②驱动方程：J0=K0=1， J1=K1=1， J2=K2=1， J3=K3=1③输出方程：B=④状态方程：Q0n+1=Q1n+1=Q2n+1=Q3n+1= 2）工作原理 异步置0端上加负脉冲，各触发器都为0状态，即Q3Q2Q1Q0＝0000状态在计数过程中，为高电平只要低位触发器由0状态翻到1状态，相邻高位触发器时钟脉冲CP端接收到有效CP触发信号，触发器的状态便发生翻转3）状态转换真值表 根据状态方程和时钟方程可推出4位异步二进制减法计数器计数状态转换真值表，见表21-2：表21-2 4位异步二进制减法计数器状态转换真值表Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1B0000111111111111001110110101101110001100101101011101001010100101001100001000011100111011000110010100101010000100001100011001000010000100001000013）工作波形 根据状态转换真值表可推出位4位异步二进制减法计数器工作波形如图21-4所示图21-4 4位异步二进制减法计数器工作波形21.2异步十进制计数器一、异步十进制加法计数器异步十进制加法计数器是在4位异步二进制加法计数器的基础上经过适当修改得到的。

它跳过了1010～1111六个状态，利用自然二进制数的前十个状态0000～1001实现十进制计数下面分析由4个JK触发器组成的8421BCD码异步十进制加法计数器其逻辑电路如图21-5所示图21-5 异步十进制加法计数器逻辑电路图1）列方程时钟方程：CP0=CP，CP1=Q0n，CP2=Q1n，CP3=Q0n驱动方程： J0=K0=1，J1=，K1=1，J2=K2=1J3=Q2nQ1n，K3＝1状态方程： Q0n+1=Q1n+1=Q2n+1=Q3n+1=Q2nQ1n2）计数状态顺序表 异步十进制加法计数器状态顺序表见表21-3：表21-3 异步十进制加法计数器状态顺序表计数顺序计数器状态Q3nQ2nQ1nQ0n000001000120010300114010050101601107011181000910011000003）工作原理 设计数器从Q3Q2Q1Q0＝0000状态开始计数这时J1==1，FF1也为T´触发器因此，输入前8个计数脉冲时，计数器按异步二进制加法计数规律计数在输入第7个计数脉冲时，计数器的状态为Q3Q2Q1Q0＝0111这时，J3＝Q2Q1＝1、K3＝1。

输入第8个计数脉冲时，FF0由1状态翻到0状态，Q0输出的负跃变一方面使FF3由0状态翻到1状态；与此同时，Q0输出的负跃变也使FF1由1状态翻到0状态，FF2也随之翻到0状态这时计数器的状态为Q3Q2Q1Q0＝1000，=0即使J1=0因此，在Q3＝1时，FF1只能保持在0状态，不可能再次发生翻转输入第9个计数脉冲时，计数器的状态为Q3Q2Q1Q0＝1001这时，J3＝0、K3＝1输入第10个计数脉冲时，计数器从1001状态返回到初始的0000状态，电路从而跳过了1010～1111六个状态，实现了十进制计数，同时输出一个进位信号4）工作波形图 如图21-6所示图21-6 异步十进制加法计数器工作波形图二、集成异步十进制加法计数器74LS29074LS290是异步十进制计数器它由一个一位二进制计数器和一个异步五进制计数器两部分组成,将二进制计数器和异步五进制计数器通过一定连接方式级联得到异步十进制计数器其引脚排列如图21-7所示图21-7 74LS290引脚排列图如图21-7所示，其中CP0，CP1：分别为二进制计数器和五进制计数器的时钟输入端，下降沿有效R0(1)，R0(2):异步清零输入端，也称为复位输入端，高电平有效。

S9(1)， S9(2):异步置9输入端，也可叫置位输入端，高电平有效Q3Q2Q1Q0：为计数器的输出端，其中Q0是独立的单元74LS290的功能表，如表21-4所示表21-4 74LS290的功能表复位输入置位输入时钟输出说明R0(1)R0(2)S9(1)S9(2)CPQ3Q2Q1Q0110××0000置0×0××11×1001置9×0×0↓计数　0×0×↓计数　0××0↓计数　×00×↓计数　由表21-4可以看出，74LS290具有以下逻辑功能：1）异步置0功能当复位输入R0(1)=R0(2)=1，且置位输入S9(1)·S9(2)=0时，不管时钟脉冲CP是什么状态，74LS290的输出全部被清零，即Q3Q2Q1Q0=0000正常计数时R0(1)和R0(2)两个输入端中必须有一个为02）异步置9功能只要置位输入S9(1) · S9(2)=1时，不论其它输入端是什么状态，输出对应于十进制数9，即Q3Q2Q1Q0=1001，则74LS290的输出将被直接置9正常计数时S9(1)和 S9(2)两个输入端中必须有一个为03）计数功能只有同时满足R0(1)·R0(2)=0和S9(1)·S9(2)=0时，才能在计数脉冲(下降沿)作用下实现二-五-十进制加法计数。

① 二进制计数如果计数脉冲由CP0输入，输出由Q0端引出，则构成二进制计数器② 五进制计数如果计数脉冲由CP1端输入，输出由Q3Q2Q1引出，则构成五进制计数器③ 十进制计数如果将Q0与CP1相连，计数脉冲由CP0输入，输出由Q3Q2Q1Q0引出，即得到8421码异步十进制计数器如果将Q3与CP0相连，计数脉冲由CP1输入，输出由Q0Q3Q2Q1引出，即得到5421码十进制计数器因此，74LS290又称为二-五-十进制计数器21. 3N进制计数器利用C40161构成N进制计数器通常有以下两种方法：一、反馈清零法在正常计数过程中，利用其中某个计数状态进行反馈，控制直接清0端，强迫计数器停止计数，各触发器都回到0状态这样可以把较大容量的计数器改换成任意进制小容量的计数器这种方法称为反馈清零法如用反馈清零法将CC40161改换成六进制和十二进制计数器的电路，其电路连接如图21-8所示：图21-8 CC40161接成六进制和十二进制计数器的电路在计数器处于计数状态时，当由CP端输入计数脉冲时，输出Q0、Q1、Q2、Q3的状态随CP的输入而变化，当输入第6个脉冲时，与非门D的两个输入信号Q1、Q2全为1（计数器状态为0110），与非门D输出为0，使＝0，输出反馈的结果迫使计数器输出Q0Q1Q2Q3＝0000，再开始下一个计数循环，实现了六进制计数。

如果使计数器计数至12，计。