东南大学电子信息工程之微机学第5章23学时并行接口.ppt

1,第5章-2 并行接口,教学重点: 并行数据传输 8255A的工作方式 8255A的编程 8255A的应用,2,并行数据传输,以计算机的字长，通常是8位、16位或32位为传输单位，一次传送一个字长的数据； 适合于外部设备与微机之间进行近距离、大量和快速的信息交换； 例如：微机与并行接口打印机、磁盘驱动器 微机系统中最基本的信息交换方法； 例如：系统板上各部件之间，接口电路板上各部件之间3,并行数据传输,并行接口和串行接口的结构示意图,4,并行接口的基本组成,两个或两个以上的具有缓冲能力的数据寄存器； 可供CPU访问的控制及状态寄存器； 片选和内部控制逻辑电路； 与外设进行数据交换的控制和联络信号线； 与CPU用中断方式传送数据的相关中断控制5,并行接口的基本组成,6,并行数据传输,通常按Centronic标准来定义插座引脚，有时也称为Centronic-Epson标准； 可单独作为输出或输入接口，也可同时既作为输出接口也作输入接口； 实现并行数据传输的接口就是并行接口，如 Intel 8255A、Motorola MC6820、Zilog Z80PIO等7,目录,5.1 并行接口电路8255A 5.1.1 8255A的内部结构和引脚 5.1.2 8255A的工作方式 5.1.3 8255A的编程 5.2 8255A的应用,8,5.1 并行接口电路8255A,具有多种功能的可编程并行接口电路芯片； 最基本的接口电路：三态缓冲器和锁存器； 与CPU间、与外设间的接口电路：状态寄存器和控制寄存器； 还有端口的译码和控制电路、中断控制电路。

共40个引脚； 与外设相连的引脚24个，分3个端口； 共三种输入输出工作方式9,5.1.1 8255A的引脚和内部结构,共40个引脚、双列直插封装、+5V供电，24条可编程I/O引脚 主要引脚： PA0～PA7, PB0～PB7, PC0～PC7：A、B和C口I/O数据线 D7～D0：系统数据线 CS*：片选信号 RD*和WR*：读、写信号线 RESET：复位线 A1、A0：地址信号线,10,5.1.1 8255A的内部结构和引脚,11,1、外设数据端口,端口A：PA0～PA7 A组，支持工作方式0、1、2 端口B：PB0～PB7 B组，支持工作方式0、1 端口C：PC0～PC7 仅支持工作方式0 A组控制高4位PC4～PC7 B组控制低4位PC0～PC3,端口A：PA0～PA7 常作数据端口，功能最强大 端口B：PB0～PB7 常作数据端口 端口C：PC0～PC7 可作数据、状态和控制端口 分两个4位，每位可独立操作 控制最灵活，最难掌握,12,2、A组和B组控制,接受来自读/写控制逻辑的命令，接收来自内部数据总线的控制字，并发出合适的命令至相应接口，以控制它们的工作方式和读/写操作； A组控制：控制A口和C口的上部（高4位）； B组控制：控制B口和C口的下部（低4位）。

13,3、8255A的读写信号,14,4、8255与系统的连接示意图,15,目录,5.1 并行接口电路8255A 5.1.1 8255A的内部结构和引脚 5.1.2 8255A的工作方式 5.1.3 8255A的编程 5.2 8255A的应用,16,5.1.2 8255A的工作方式,方式0：基本输入输出方式（A、B、C口） 适用于无条件传送和查询方式的接口电路； 方式1：选通输入输出方式（A、B口） 适用于查询和中断方式的接口电路； 方式2：双向选通传送方式（A口） 适用于与双向传送数据的外设； 适用于查询和中断方式的接口电路某端口工作于哪一种方式，可通过软件编程来指定即向8255写入方式控制字来决定其工作方式17,1、工作方式0,8255相当于三个独立的8位简单接口； 各端口既可设置为输入口，也可设置为输出口，但不能同时实现输入及输出； C端口即可以是一个8位的简单接口，也可以分为两个独立的4位端口； A口设置为输出/入口时均有锁存能力，B口、C口设置为输出口时有锁存能力，而设置为输入口时无锁存能力18,方式0输入时序,,19,方式0输出时序,20,方式0的应用,用于连接简单外设 适用于： 无条件输入输出方式； 查询输入输出方式：把A、B口作为8位数据的输入或输出口，C口的高/低4位分别定义为A、B口的控制位和状态位。

21,Review,,并行传输：一次数据传输的位宽为8位、16位或32位 并行接口：可在CPU与外设之间进行并行传输的接口电路 典型的并行接口（用在IBM PC/XT主机板上）是8255A 三种工作方式 方式0（基本输入输出方式）：所有A口、B口和C口的单独某一位都可控制某外设22,2、工作方式1,利用一组选通信号控制A端口和B端口的数据输入输出； A、B口作输入或输出口，C口的部分位固定用作A、B口的选通控制信号，程序员不必干预； A口、B口在作为输入和输出时的选通信号不同23,方式1输入引脚：A端口,数据选通信号 表示外设已经准备好数据,输入缓冲器满信号 表示A口已经接收数据,中断请求信号 请求CPU接收数据,24,方式1输入引脚：B端口,数据选通信号 表示外设已经准备好数据,输入缓冲器满信号 表示B口已经接收数据,中断请求信号 请求CPU接收数据,方式1需借用端口C用做联络信号 同时还具有中断请求和屏蔽功能,25,方式1输入联络信号,STB*——选通信号，低电平有效 由外设提供的输入信号，当其有效时，将输入设备送来的数据打入至8255A的输入缓冲器 IBF——输入缓冲器满信号，高电平有效 8255A输出的联络信号。

当其有效时，表示数据已打入至输入缓冲器 INTR——中断请求信号，高电平有效 8255A输出的信号，可用于向CPU提出中断请求，要求CPU读取输入缓冲器中的数据26,方式1输入时序,data,,,,,,INTR,IBF,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,data,,,输入端口,D0～D7,STB,,1、当输入设备已准备好一个新数据时,首先检测IBF线的状态,若为低(表示输入锁存器“空“),则输入设备将数据放入PA7--PA0 2、然后发出选通信号STB,STB将PA7--PA0上的数据置入数据锁存器,这时8255A使IBF有效,指示输入锁存器已“满“ 3、STB变为无效后,8255A使INTR由低变高,通过8259A向CPU发出中断请求,CPU响应请求并进入相应的中断服务程序 4、在中断服务程序中,CPU读端口A,RD的下降沿使INTR无效 5、RD的上升沿使IBF变无效,指示输入锁存器的数据已传送给CPU,处于“空“状态,准备接收新的数据27,方式1的输入过程,1、当输入设备已准备好一个新数据时,首先检测IBF线的状态,若为低(表示输入锁存器“空“),则输入设备将数据放入PA7--PA0。

2、然后发出选通信号STB,STB将PA7--PA0上的数据置入数据锁存器,这时8255A使IBF有效,指示输入锁存器已“满“ 3、STB变为无效后,8255A使INTR由低变高,通过8259A向CPU发出中断请求,CPU响应请求并进入相应的中断服务程序 4、在中断服务程序中,CPU读端口A,RD的下降沿使INTR无效 5、RD的上升沿使IBF变无效,指示输入锁存器的数据已传送给CPU,处于“空“状态,准备接收新的数据STB*和IBF是外设和8255A间 的一对应答联络信号， 为的是可靠地输入数据,28,方式1中断控制,8255A的中断由中断允许触发器INTE控制 置位允许中断，复位禁止中断； 对INTE的操作通过写入端口C的对应位实现，INTE触发器对应端口C的位是作应答联络信号的输入信号（STB*）的那一位，只要对此位置位/复位就可以控制INTE触发器； 选通输入方式下： 端口A的INTEA对应PC4； 端口B的INTEB对应PC229,方式1输出引脚：A端口,外设响应信号 表示外设已经接收到数据,输出缓冲器满信号 表示CPU已经输出了数据,中断请求信号 请求CPU再次输出数据,30,方式1输出引脚：B端口,外设响应信号 表示外设已经接收到数据,输出缓冲器满信号 表示CPU已经输出了数据,中断请求信号 请求CPU再次输出数据,31,方式1输出联络信号,OBF*——输出缓冲器满信号，低有效 8255A输出给外设的一个控制信号，当其有效时，表示CPU已把数据输出给指定的端口，外设可以取走； ACK*——响应信号，低有效 外设的响应信号，指示8255A的端口数据已由外设接受； INTR——中断请求信号，高有效 当输出设备已接受数据后，8255A输出此信号向CPU提出中断请求，要求CPU继续提供数据。

端口A的INTEA对应PC6 端口B的INTEB对应PC2,32,方式1输出时序,,,,,,,,,,INTR,,,,,,,,,,,,,,,,,,,,,data,data,,,输出端口,D0～D7,,,,,,,,,WR,,OBF,,ACK,,,1、以端口A为例,当输出设备接收了前一次数据后,8255A通过8259A向CPU请求中断 2、在中断服务程序中,CPU将数据写入指定的端口,WR变为有效,于是数据总线D7--D0上出现有效数据 3、写信号WR的上升沿使OBF变为有效,于是数据写入输出锁存器并出现在PA7--PA0上,同时还使INTR变为无效 4、在PA7--PA0上输出数据 5、输出设备接收到数据后,向8255A发回ACK信号,ACK的上升沿通常表示输出设备已准备好再接收新的数据 6、8255A在ACK出现上升沿之后使OBF变为无效,若INTE=1,则还使INTR变为有效,再次请求中断33,方式1的输出过程,1、以端口A为例,当输出设备接收了前一次数据后,8255A通过8259A向CPU请求中断 2、在中断服务程序中,CPU将数据写入指定的端口,WR变为有效,于是数据总线D7--D0上出现有效数据。

3、写信号WR的上升沿使OBF变为有效,于是数据写入输出锁存器并出现在PA7--PA0上,同时还使INTR变为无效 4、在PA7--PA0上输出数据 5、输出设备接收到数据后,向8255A发回ACK信号,ACK的上升沿通常表示输出设备已准备好再接收新的数据 6、8255A在ACK出现上升沿之后使OBF变为无效,若INTE=1,则还使INTR变为有效,再次请求中断OBF*和ACK*是外设和8255A间 的一对应答联络信号， 为的是可靠地输出数据,34,方式1的应用,主要用于中断控制方式下的输入输出； C口除部分位用作选通信号外，其余位可工作在方式0下，作为输入或输出线； 特别是A、B均为方式1时仅使用C口的6条线，余下二条线可作为单独的输入输出线，用程序指定其数据传送方向35,3、方式2,方式2将方式1的选通输入输出功能组合成一个双向数据端口，可以发送数据和接收数据； 只有端口A可以工作于方式2，需要利用端口C的5个信号线，其作用与方式1相同； 方式2的数据输入过程与方式1的输入方式一样； 方式2的数据输出过程与方式1的输出方式有一点不同：数据输出时8255A不是在OBF*有效时向外设输出数据，而是在外设提供响应信号ACK*时才送出数据。

36,方式2双向引脚,,PC6,PC7,PC3,PA7~PA0,,,,,INTE1,,,,,,,OBFA,INTRA,ACKA,,,,PC4,PC5,,,IBFA,STBA,,,INTE2,,,,,,,,用PC6设置INTE1（输出） 用PC4设置INTE2（输入） 输入和输出中断通过 或门输出INTRA信号,方式2双向时序,38,目录,5.1 并行接口电路8255A 5.1.1 8255A的内部结构和引脚 5.1.2 8255A的工作方式 5.1.3 8255A的编程 5.2 8255A的应用,39,5.1.3 8255A的编程,初始化编程：一个方式控制字 采用控制I/O地址：A1A0＝11； 工作过程中：通过数据端口对外设数。