
计算机组成原理唐朔飞ppt第4章存储器概要.ppt
148页第4章 存 储 器,4.1 概述,4.2 主存储器,4.3 高速缓冲存储器,4.4 辅助存储器,4.1 概 述,一、存储器分类,1. 按存储介质分类,(1) 半导体存储器,(2) 磁表面存储器,(3) 磁芯存储器,(4) 光盘存储器,易失,TTL 、MOS,磁头、载磁体,硬磁材料、环状元件,激光、磁光材料,(1) 存取时间与物理地址无关(随机访问),顺序存取存储器 磁带,2. 按存取方式分类,(2) 存取时间与物理地址有关(串行访问),随机存储器,只读存储器,直接存取存储器 磁盘,在程序的执行过程中 可 读 可 写,在程序的执行过程中 只 读,4.1 概 述,一、存储器分类,磁盘、磁带、光盘,高速缓冲存储器(Cache),Flash Memory,存 储 器,主存储器,辅助存储器,,,,,3. 按在计算机中的作用分类,4.1 概 述,一、存储器分类,4.1 概 述,一、存储器分类,高速缓冲存储器:高速缓冲存储器(Cache)位于主存和CPU之间,用于存放正在执行的程序段和数据,以便CPU能高速地使用它们Cache的存储速度与CPU的速度相匹配,但存储量较小,价格较高,一般制作在CPU芯片中 主存储器:主存用来存放计算机运行期间所需要的程序和数据,CPU可直接随机地进行读写访问。
主存有一定容量,存储速度较高由于CPU要频繁地访问主存,所以主存的性能在很大程度上影响了整个计算机系统的性能 辅助存储器:辅助存储器又称为外部存储器或后援存储器,用于存放当前暂不参与运行的程序和数据以及一些需要永久性保存的信息辅存设在主机外部,容量极大且成本很低,但存储速度较低,而且CPU不能直接访问它辅存中的信息必须通过专门的程序调入主存后,CPU才能使用,高,,小,快,1. 存储器三个主要特性的关系,二、存储器的层次结构,4.1 概 述,,,,,,,,,虚拟存储器,虚地址,逻辑地址,实地址,物理地址,主存储器,(速度),(容量),4.1 概 述,二、存储器的层次结构,4.2 主存储器,一、概述,1. 主存的基本组成,2. 主存和 CPU 的联系,4.2 主存储器,一、概述,高位字节 地址为字地址,低位字节 地址为字地址,设地址线 24 根,按 字节 寻址,按 字 寻址,若字长为 16 位,按 字 寻址,若字长为 32 位,3. 主存中存储单元地址的分配,224 = 16 M,8 M,4 M,4.2 主存储器,一、概述,(2) 存储速度,4. 主存的技术指标,(1) 存储容量,(3) 存储器的带宽,主存 存放二进制代码的总位数,读出时间 写入时间,存储器的 访问时间,读周期 写周期,单位时间内存储器存取的信息量;位/秒,4.2 主存储器,一、概述,芯片容量,二、半导体存储芯片,1. 半导体存储芯片的基本结构,1K×4位,16K×1位,8K×8位,10,4,14,1,13,8,4.2 主存储器,1. 半导体存储芯片的基本结构,片选线,读/写控制线,(低电平写 高电平读),(允许读),(允许写),二、半导体存储芯片,4.2 主存储器,存储芯片片选线的作用,用 16K × 1位 的存储芯片组成 64K × 8位 的存储器,,,,,,,,,32片,二、半导体存储芯片,4.2 主存储器,2. 半导体存储芯片的译码驱动方式,(1) 线选法,二、半导体存储芯片,4.2 主存储器,(2) 重合法,,,,0,0,二、半导体存储芯片,4.2 主存储器,三、随机存取存储器,1. 静态 RAM (SRAM),(1) 静态 RAM 基本电路,A´ 触发器非端,A 触发器原端,T1 ~ T4,4.2 主存储器,① 静态 RAM 基本电路的 读 操作,,,,,,,,,,读选择有效,② 静态 RAM 基本电路的 写 操作,,,,,,,写选择有效,(2) 静态 RAM 芯片举例,① Intel 2114 外特性,存储容量 1K×4 位,,三、随机存取存储器,4.2 主存储器,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,② Intel 2114 RAM 矩阵 (64 × 64) 读,,15,…,0,31,…,16,47,…,32,63,…,48,15,0,31,16,47,32,63,48,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,读写电路,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,读写电路,,读写电路,,读写电路,,,,,,,,…,…,…,…,…,…,…,…,0,1,63,,0,15,…,…,行,地,址,译,码,列,地,址,译,码,I/O1,I/O2,I/O3,I/O4,,,,,,,,,,,WE,,CS,,0,0,0,0,0,0,0,0,0,0,② Intel 2114 RAM 矩阵 (64 × 64) 读,0,16,32,48,② Intel 2114 RAM 矩阵 (64 × 64) 读,0,16,32,48,② Intel 2114 RAM 矩阵 (64 × 64) 读,0,16,32,48,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,,③ Intel 2114 RAM 矩阵 (64 × 64) 写,③ Intel 2114 RAM 矩阵 (64 × 64) 写,(3) 静态 RAM 读 时序,,,(4) 静态 RAM (2114) 写 时序,,,(1) 动态 RAM 基本单元电路,2. 动态 RAM ( DRAM ),读出与原存信息相反,读出时数据线有电流 为 “1”,,,,,,,,,,,,,,,写入与输入信息相同,写入时 CS 充电 为 “1” 放电 为 “0”,,,,T,无电流,有电流,(2) 动态 RAM 芯片举例,① 三管动态 RAM 芯片 (Intel 1103) 读,,读 写 控 制 电 路,,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,② 三管动态 RAM 芯片 (Intel 1103) 写,读 写 控 制 电 路,② 三管动态 RAM 芯片 (Intel 1103) 写,,,读 写 控 制 电 路,② 三管动态 RAM 芯片 (Intel 1103) 写,,读 写 控 制 电 路,② 三管动态 RAM 芯片 (Intel 1103) 写,③ 单管动态 RAM 4116 (16K × 1位) 外特性,④ 4116 (16K × 1位) 芯片 读 原理,,,63,0,0,0,,,⑤ 4116 (16K×1位) 芯片 写 原理,63,0,(3) 动态 RAM 时序,行、列地址分开传送,写时序,数据 DOUT 有效,数据 DIN 有效,读时序,(4) 动态 RAM 刷新,刷新的过程实质上是先将原存信息读出,再由刷新放大器形成原信息并重新写入的再 生过程。
规定在一定时间内,对DRAM的全部基本单元电路必做一次刷新,一般取2ms,即刷新周期或再生周期 刷新是一行行进行的 ① 集中式---正常读/写操作与刷新操作分开进行,刷新集中完成 特点:存在一段停止读/写操作的死时间 ② 分散式---将一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作 特点:不存在停止读/写操作的死时间 ③ 异步式---前两种方式的结合,每隔一段时间刷新一次,保证在刷新周期内对整个存储器刷新一遍4) 动态 RAM 刷新,刷新与行地址有关,“死时间率” 为 128/4 000 ×100% = 3.2%,“死区” 为 0.5 s ×128 = 64 s,以128 × 128 矩阵为例,“死时间率” 为 32/4000 ×100% = 0.8%,“死区” 为 0.5 μs ×32 = 16 μs,设以 32 × 32 矩阵为例,存取周期为0.5μs,那么该种DRAM的“死区”时间和“死时间率” 各为多少?,(4) 动态 RAM 刷新,tC = tM + tR,无 “死区”,② 分散刷新(存取周期为1μs),(存取周期为 0.5 μs + 0.5 μs),以 128 ×128 矩阵为例,每隔128μs就可以将存储芯片全部刷新一遍,比容许的时间间隔2ms小的多。
③ 分散刷新与集中刷新相结合(异步刷新),对于 128 ×128 的存储芯片(存取周期为 0.5 s ),将刷新安排在指令译码阶段,不会出现 “死区”,“死区” 为 0.5 s,若每隔 15.6 s (2000/128)刷新一行,每行每隔 2 ms 刷新一次,,3. 动态 RAM 和静态 RAM 的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,四、只读存储器,1. 掩模 ROM ( MROM ),行列选择线交叉处有 MOS 管为“1”,行列选择线交叉处无 MOS 管为“0”,2. PROM (一次性编程),4.2 主存储器,3. EPROM (多次性编程 ),(1) N型沟道浮动栅 MOS 电路,紫外线全部擦洗,四、只读存储器,4.2 主存储器,(2) 2716 EPROM 的逻辑图和引脚,四、只读存储器,4.2 主存储器,4. EEPROM (多次性编程 ),电可擦写,局部擦写,全部擦写,5. Flash Memory (闪速型存储器),,比 EEPROM快,EPROM,价格便宜 集成度高,EEPROM,电可擦洗重写,具备 RAM 功能,四、只读存储器,4.2 主存储器,用 1K × 4位 存储芯片组成 1K × 8位 的存储器,?片,五、存储器与 CPU 的连接,1. 存储器容量的扩展,,,,,,,,,,,,2片,4.2 主存储器,(2) 字扩展(增加存储字的数量),用 1K × 8位 存储芯片组成 2K × 8位 的存储器,?片,2片,五、存储器与 CPU 的连接,4.2 主存储器,(3) 字、位扩展,用 1K × 4位 存储芯片组成 4K × 8位 的存储器,,?片,8片,五、存储器与 CPU 的连接,4.2 主存储器,2. 存储器与 CPU 的连接,(1) 地址线的连接,(2) 数据线的连接,(3) 读/写命令线的连接,(4) 片选线的连接,(5) 合理选择存储芯片,(6) 其他 时序、负载,五、存储器与 CPU 的连接,4.2 主存储器,,例4.1 解:,(1) 写出对应的二进制地址码,(2) 确定芯片的数量及类型,A15A14A13 A11 A10 … A7 … A4 A3 … A0,,(3) 分配地址线,A10~ A0 接 2K × 8位 ROM 的地址线,A9 ~ A0 接 1K × 4位 RAM 的地址线,(4) 确定片选信号,,,,,,,,,,,例 4.1 CPU 与存储器的连接图,4.2 主存储器,4.2 主存储器,4.2 主存储器,4.2 主存储器,六、存储器的校验,。
