定时器课程设计

1、1摘要：摘要：本设计通过使用 89C52RC 芯片核心，通过 P3.4-P3.7 口控制按 键录入时间，P0.0-P0.7 控制 LED 数码显示器时间，P2.3 控制蜂鸣 器定时器到达指定时间报警，XTAL1、XTAL2 口连接晶体振荡电路， RST 连接复位电路，最终通过编程的程序实现定时器功能。关键词：关键词：89C52RC89C52RC 芯片、按键、芯片、按键、LEDLED 数码管、蜂鸣器、晶体振荡数码管、蜂鸣器、晶体振荡 电路、复位电路、定时器电路、复位电路、定时器2目录目录一、定时器设计分析一、定时器设计分析.3 31.11.1 设计要求设计要求.3 31.21.2 设计目的设计目的.3 31.31.3 总体设计总体设计.3 3二、硬件电路设计及实现二、硬件电路设计及实现.3 32.12.1 设计原理图设计原理图.3 32.22.2 AT89C52AT89C52 芯片芯片.4 42.2.12.2.1 芯片端口芯片端口.5 52.2.22.2.2 芯片资源芯片资源.7 72.32.3 锁存器锁存器 74HC57374HC573.8 82.42.4 蜂鸣器蜂鸣器.9 92.52

2、.5 晶振电路晶振电路.10102.62.6 复位电路复位电路.1010三、软件设计三、软件设计.10103.13.1 程序流程图设计程序流程图设计.10103.23.2 程序程序.11113四、实物图展示四、实物图展示.1515五、设计总结五、设计总结.1616六、参考文献六、参考文献.16164一、定时器设计分析一、定时器设计分析1.11.1 设计要求及要求设计要求及要求目的：目的： 利用 8253 等接口芯片设计定时器（或 51 单片机），要求通过键盘输入计 时时间，并提供一种以上的报警方式。 要求： 1)概述所作题目的意义、本人所做的工作及系统的主要功能； 2）进行硬件电路设计及描述； 3）进行软件设计流程及描述； 4）给出源程序代码及注释； 5）画出硬件电路图，给出主流程及流程框图； 6）写出课程设计体会；1.21.2 设计目的设计目的1）通过课程设计，要求学生熟练和掌握微机系统的软件、硬件设计的方法、 设计步骤，使学生得到微机开发应用方面的初步训练。 2）让学生独立或集体讨论设计题目的总体设计方案、编程、软件硬件调试、 编写设计报告等问题，真正做到理论联系实际，提高动手能力

3、和分析问题、解 决问题的能力，实现由学习知识到应用知识的初步过渡。 3）熟悉编写应用程序和实际设计中的硬软件调试方法和步骤，熟悉微机系 统的硬软件开发工具的使用方法。1.31.3 总体设计总体设计设计编写一个合适的程序并且通过使用 89C52RC 芯片完成通过键盘输入设 定倒数计时时间、自动倒数计时、暂停计时以及复位的功能。2 2、硬件电路设计及实现硬件电路设计及实现2.12.1 设计原理图设计原理图52.22.2 AT89C52AT89C52 芯片芯片AT89C52 芯片引脚图AT89C52 是一个低电压，高性能 CMOS 8 位单片机，片内含 8k bytes 的可 反复擦写的 Flash 只读程序存储器和 256 bytes 的随机存取数据存储器（RAM），6器件采用 ATMEL 公司的高密度、非易失性存储技术生产，兼容标准 MCS-51 指令 系统，片内置通用 8 位中央处理器和 Flash 存储单元。功能包括对会聚主 IC 内 部寄存器、数据 RAM 及外部接口等功能部件的初始化，会聚调整控制，会聚测 试图控制，红外遥控信号 IR 的接收解码及与主板 CPU 通信等。主要管脚

4、有： XTAL1（19 脚）和 XTAL2（18 脚）为振荡器输入输出端口，外接 12MHz 晶振。 RST/Vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40 脚） 和 VSS（20 脚）为供电端口，分别接+5V 电源的正负端。P0P3 为可编程通用 I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（3239 脚）被定义为 N1 功能控制端口，分别与 N1 的相应功能管脚相连接，13 脚定义为 IR 输入端， 10 脚和 11 脚定义为 I2C 总线控制端口，分别连接 N1 的 SDAS（18 脚）和 SCLS（19 脚）端口，12 脚、27 脚及 28 脚定义为握手信号功能端口，连接主板 CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。2.2.12.2.1 芯片端口芯片端口P0P0 口口 P0 口是一组 8 位漏极开路型双向 I/O 口，也即地址/数据总线复用口。作 为输出口用时，每位能吸收电流的方式驱动 8 个 TTL 逻辑门电路，对端口 P0 写 “1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这 组口线分

5、时转换地址（低 8 位）和数据总线复用，在访问期间激活内部上拉电 阻。P1P1 口口 P1 是一个带内部上拉电阻的 8 位双向 I/O 口，P1 的输出缓冲级可驱动（吸收或输出电流）4 个 TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把 端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻， 某个引脚被外部信号拉低时会输出一个电流(IIL)。P2P2 口口 P2 是一个带有内部上拉电阻的 8 位双向 I/O 口，P2 的输出缓冲级可驱动 （吸收或输出电流）4 个 TTL 逻辑门电路。对端口 P2 写“1”，通过内部的上 拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在 上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序 存储器或 16 位地址的外部数据存储器（例如执行 MOVXDPTR 指令）时，P2 口 送出高 8 位地址数据。在访问 8 位地址的外部数据存储器（如执行 MOVXRI 指 令）时，P2 口输出 P2 锁存器的内容。P3P3 口口7P3 口是一组带有内部上拉电阻的 8 位双向 I/O 口。P3 口输出

6、缓冲级可驱动 （吸收或输出电流）4 个 TTL 逻辑门电路。对 P3 口写入“1”时，它们被内部 上拉电阻拉高并可作为输入端口。此时，被外部拉低的 P3 口将用上拉电阻输出 电流（IIL）。RSTRST 复位输入。当振荡器工作时，RST 引脚出现两个机器周期以上高电平将使 单片机复位。ALE/PROGALE/PROG 当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用 于锁存地址的低 8 位字节。一般情况下，ALE 仍以时钟振荡频率的 1/6 输出固 定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访 问外部数据存储器时将跳过一个 ALE 脉冲。对 Flash 存储器编程期间，该引脚 还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区 中的 8EH 单元的 D0 位置位，可禁止 ALE 操作。该位置位后，只有一条 MOVX 和 MOVC 指令才能将 ALE 激活。此外，该引脚会被微弱拉高，单片机执行外部程序 时，应设置 ALE 禁止位无效。PSENPSEN 程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当 AT89C52 由外部程序存储器取指令（或数据）时，每个机器周期两次 PSEN 有效，即输出 两个脉冲。在此期间，当访问外部数据存储器，将跳过两次 PSEN 信号。EA/VPPEA/VPP 外部访问允许。欲使 CPU 仅访问外部程序存储器（地址为 0000HFFFFH）， EA 端必须保持低电平（接地）。需注意的是：如果加密位 LB1 被编程，复位时 内部会锁存 EA 端状态。如 EA 端为高电平（接 Vcc 端），CPU 则执行内部程序 存储器中的指令。Flash 存储器编程时，该引脚加上+12V 的编程允许电源 Vpp，当然这必须是该器件是使用 12V 编程电压 Vpp。XTAL1XTAL1 振荡器反相放大器的及内部时钟发生器的输入端。XTAL2XTAL2 振荡器反相放大器的输出端。8

《定时器课程设计》由会员ji****72分享，可在线阅读，更多相关《定时器课程设计》请在金锄头文库上搜索。