数据采集卡设计

1、微型计算机控制技术期中试题基于 PCI 总线的数据采集卡自动化 0905班张亚明0906050503摘要：本文采用一种基于 USB 接口的实用型数据采集卡。采用 CPLD 和 PSD 进行信道前端处理，以 FPGA 为采集的核心控制芯片并用于参数 的存储与读写，设计了一种快速、高精度数据采集卡硬件是一外置式 的密封设备，软件具有很好的用户图形界面。详细地论述了本采集卡 的硬件结构，并列举了采集卡的主要性能指标，对采集卡所要求的性 能指标，详细地论述了系统的硬件。关键词 ：数据采集卡 CPLD PCI 总线 USB设计要求：该数据采集卡要求高精度数据采集，采用PCI总线，运用USB接口。 进行32位数据输入、16路数据输出、4路可程控增益，必须具有隔离 功能。引言：计算机技术在飞速发展，微机应用日益普及深入，微机在通信、 自动化、工业自动控制、电子测量、信息管理和信息系统等方面得到 广泛的应用。在冶金、化工、医学和电器性能测试等许多应用场合需 要同时对多通道快变的模拟信号进行采集、预处理、暂存和向上位机 传送，再由上位机进行数据分析处理、自动报表生成、信号波形显示 和输出打印等处理。本文

2、采用一种基于USB接口的实用型数据采集卡。采用CPLD和DSP 进行信道前端处理，以FPGA为采集的核心控制芯片并用于参数的存储 与读写，设计了一种快速、高精度数据采集卡硬件是一外置式的密封 设备，软件具有很好的用户图形界面。详细地论述了本采集卡的硬件 结构，并列举了采集卡的主要性能指标，对采集卡所要求的性能指标， 详细地论述了系统的硬件。设计方案：一、设计总框图如图1所示：本设计要求高精度数据采集，采用PCI总线，运用USB接口。进行32位数据输入、16路数据输出、4路可程控增益，必须具有隔离功能。图1二、系统硬件设计： FPGA/CPLD 简介：FPGA（现场可编程门阵列）与CPLD（复杂可编程逻辑器件）都是可 程逻辑器件，它们是在PAL，GAL等逻辑器件的基础之上发展起来的。 同以往的PAL，GAL等相比较，FPGA / CPLD的规模比较大，它可以替代 几十甚至几千块通用IC芯片。这样的FPGA / CPLD实际上就是一个子系 统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普 遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑 器件。比较典型的就是Xili

3、ll公司的FPGA器件系列和Alt era公司的 CPLD器件系列，它们开发较早，占用了较大的PLD市场。尽管FPGA、CPLD和其它类型PLD的结构各有其特点和长处，但概 括起来，它们由三大部分组成，如图2. 1所示：! X nnirol Hlurk棒入输出快连妊掘原二谨辑壇无FPGA芯片本设计选用p PSD3234BV-24芯片，具有单片机8032内核的快闪编 程系统芯片，也是近年来开发的新型转换器件。包含两大功能模块：MCU和PSD模块。其中MCU模块由1个标准的8032内核，众多的外设电路（特殊功能寄存器（SFR）、定时器/计数器、PWM、管理功能电路一LVD 和监视器、12C总线、片内振荡器、ADC、I/O口和USB）和其他支持功 能组成。而PSD模块将涉及存储器模块、PLD模块、电源管理单元（PMU）I/O 口和J TAG接口。功能框图如图2.2所示:图2.2p PSD3234BV-24功能框图图2.3p PSD3234BV-24芯片如图2.3p psd3234BV-24芯片所示，该芯片采用两种单电源供电方式:4.55.5V； 3.03.66V,故可直接供电。 PSD可编程

4、系统器件PSD是p PSD3234BV-24的核心电路，主要由存储 器模块、PLD、I/O口、电源管理单元（PMU）和JTAG接口组成，如图 2.4所示。图2.4 PSD内部功能框图 PCI 总线：PC I总线协议：PCI总线的概念是由Intel公司联合IBM、Compaq、AST、HP、DEC等10 0多家公司提出的，1999年2月公布。制定PC I总线的目标是建立一个工业标准的、低成本的、允许灵活配置的、高性能局部总线结构 它既为今天的系统建立一个新的性能/价格比，又能适应将来CPU的 特性，能在多种平台和结构中应用。PCI总线标准是当今PC领域中最流行的总线标准。随着CP U的快速 发展，基于图形的操作系统(如Windows)迅速普及、多媒体、视频处 理和网络传输的大量应用，使ISA总线逐渐成为系统数据传输瓶颈。 PCI总线可以很好地满足上述需要。PCI是一种局部总线(Local Bus), 由于独立于CP U的结构，使总线形成了一种独特的中问缓冲器的设计, 从而与CP U及时钟频率无关。因此用户可以将一些高速外设，如网络 适配卡、图形卡、硬盘控制器等从ISA总线上卸下，而通过局

5、部总线 直接挂接到PCI总线上，使之与高速的CPU总线相匹配，从而打破了数 据I/O的瓶颈，使高性能CP U的功能得以充分发挥。PCI总线的系统结构：在一个PC I系统中可以做到高速外部设备和低速外部设备共存、PCI总线与ISA/EISA总线并存，如图2.5中所示在图2.5中可以看出，处理器/ Cache /存储器子系统经过一个PCI桥 连接到PC I总线上。此桥提供了一个低延迟的访问通路，从而使处理 器能够直接访问通过它映射于存储器空间或I /0空间的PCI设备，也 提供了能使PC I主设备直接访问主存的高速通路。该桥也能提供数据 缓冲功能，以使CPU与PCI总线上的设备并行工作而不必相互等待。另 外，桥可使PC I总线的操作与CP U总线分开，以免相互影响。扩展总线桥（标准总线接口）的设置是为了能在PCI总线上接出一 条标准I/O扩展总线，女口ISA，EISA或MCA总线，从而可继续使用现有 的I/O设备，以增加PC I总线的兼容性和选择范围。一般地，典型的 PCI局部总线系统中，最多支持三个插槽（连接器），但这样的扩充能 力并不一定是必要的。PCI接插卡连接器属于微通道（MC）类

6、型的连接 器。同样的PCI扩充板连接器也可以用在ISA，EISA及MCA总线的系统 中。女图2.6所示：AD31.O1LOCK#播口揑剧信号INTA#a中断信号皓课报告信号一H高逋缰存信号系统信号忡裁信号4SDONEINTB#INTO#TDIWOTCKTRST#REQ64#ACK64 #严呼9FRAME# STOP#DEVSEL#IDSEL图 2.7 PCI 接口与 FPGA 接线原理图 32 路数据量输入：有设计要求知，系统对数据采样时进行32 路数据采集，分为32路数字采集和32 路模拟量采集，同时须具有隔离功能。数字输入时，通过光耦隔离后直接通过FPGA的32个I/O接口接收 数字量，光耦隔离选择TLP521-4，而TLP521-4提供了4个孤立的光耦中16引脚塑料DIP封装，内置4路线性光耦，也可以用于数字量隔 离。32路数字量输入共需8片。其电路图原理如图2.8所示。其中P5为 数字量输入接口模拟输入通过线性光耦隔离后，通过AD转换成数字量送入FPGA。由于路数太多，不可能用32个AD，因此选用4片CD4051 多路选择开关，将32 路选择成 4个8 选1，因此需要4个 CD

7、4051,4 个AD转换器。AD选择ADS7822,12位高精度AD转换器，采用串行 接口，占用FPGA的I/O 口少。光耦选择TLP521-4，内置4路线性 光耦，可以用于模拟量隔离。 32 路数字量共需 8 片。其电路图原理 如图2.9所示。其中P4为模拟量输入接口。图 2.9 32 路模拟量输入原理图 16 路数据输出：数据输出时同样包括16位的数字量输出和16位的模拟量输 出。16 路数字量输出直接由 FPGA16 个 I/O 口产生，通过光耦隔离 后输出，光耦选择TLP521-4，内置4路线性光耦，也可以用于数字 量隔离。16路数字量输出共需4片。其电路图如图2.10 所示。其中 P3 为数字量输出接口。模拟输出采用AD产生模拟量，并通过CD4015转换为8路，再 通过电压保持器保持电压。要输出十六路，需要两片CD4051,16片 LF398电压保持器。DA选用TLV5618, TLV5618是12位高精度DA， 有两路输出，采用串行通信，可节约FPGA的I/O 口。16路模拟输 出中有 4 路是程控增益，因此还需要程控增益运放。本设计采用 THS7002, THS7002是

8、双通道数字可控增益运放，因此需要2片。其 电路图如图2.11.1、2.11.2所示。其中P6为模拟量输出接口。图 2.10 16 路数字输出电路原理图图 2.11.2 4 路程控放大与输出接口三、系统软件设计(l)p PSD3234BV-24 控制流程图:niand?I&DDC2 clock present? _ls2B+/A.B nand detected?Is -DDC2B+；DDC2AB?Has a command been received?Power onCommuinicatjon isidte JDDC2 communication is idle.Stop sending of EDID switch to DDC2 comrmuinicatiDn modeRespond to DDC2B commandRespond to DDC2B+/ DDC2AB commandEDID sent continously usii VSYNC as clock图3.1p PSD3234BV-24控制流程图p PSD3234BV-24软件流程图:图3.2p PSD3234BV-24软件流程图 自动掉电保护f复位图 3.3 自动掉电流程图四、结论当前，随着电子技术的飞速发展，智能化系统中需要传输的数据 量日益增大，要求数据传送的速度也越来越快，传统的数据传输方式 已无法满足目前的要求。在此前提下，采用高速数据传输技术成为必 然，DMA(直接存储器访问)技术就是较理想的解决方案之一，能够满 足信息处理实时性和准确性的要求。本文以硬件描述语言和可编程逻辑器件(FPGA)为技术支撑，设 计 PCI 控制器的总体结构。在通道检测模块中，解决了信号抗干扰和 请求信号撤销问

《数据采集卡设计》由会员M****1分享，可在线阅读，更多相关《数据采集卡设计》请在金锄头文库上搜索。