微机原理8088的总线与时序讲解.ppt

第四章 8088的总线与时序 §4.1 8088引脚功能 8088是具有40个引脚，双列直扦式封装的芯片，很 多引线为双重功能当把8088CPU与存储器和外设构 成一个计算机系统时，根据所连的存储器和外设的规 模，8088可以有两种不同的组态（两种模式）： • 最小组态用8088构成一个较小系统（构成单一处 理器系统），即所连的存储器容量是不大，片子不多 ，则系统的控制总线由CPU直接提供 • 最大组态用8088构成一个较大系统（构成多处理 器系统），此时系统的控制信号不能由CPU直接提供 ，而必须由总线控制器8288控制产生总线控制信号 •如PC微机的8088 CPU就是工作在最大组态下， 除8088外，还可外接8087协处理器 • 工作在什么组态由一个引脚MN/MX控制 • 在两种不同组态下引脚有不同的名称和意义（ P171、图4－1） （ • •一般CPU有几类引脚：地址线与数据线，控制与状态 线，电源与定时线 一、地址和数据线 （1）AD7～AD0  低8位地址/数据线，数据与地 址分时复用，利用内部的多路开关，从时间上来区分 地址与数据当CPU访问存储器或外设时，先输出访 问地址，由外部锁存器锁存地址，再读/写所需要的数 据。

它可输入/输出（双向），三态输出 （2）A15～A8  中间8位地址线，内部有锁存， 他只能输出，三态输出 （3）A19～A16/S6～S3 高四位地址/状态线，地址 与状态分时复用4位地址也由外部锁存，先输出地 址，后输出状态只能输出，三态输出 S6 S5 S4 S3 不用 表示F的IF位 0 0 ES 0 1 SS 1 0 CS 1 1 DS S4S3组合表示哪个段 寄存器正在被使用 二、控制和状态线——分两种：一种8088组态 有关的线，另一类是与组态无关的线 1、MN/MX  工作模式标志（输入），最小/最 大组态输入控制信号即接+5V 最小组态，接 地 最大组态 2、最小组态下的引线： （1）IO/M  区分是存储器访问还是I/O访问（输出， 三态），输出低电平访问存储器，输出高电平 I/O访问 （2）WR 写信号（输出，三态），低电平有效， 在执行存储器或I/O端口的写操作时输出的一个选通信 号。

（3）INTA 中断响应信号（输出），低电平有效， 是8088响应外部INTR而发出的响应回答信号 （4）ALE 地址锁存允许信号（输出），高电平有 效，是8088发出的选通脉冲，将地址锁存到外部地址 锁存器中 （5）DT/R 数据发送/接收信号（输出，三态）， 输出低电平 接收数据，输出高电平 发送数据 （6）DEN 数据允许信号（输出，三态），低电平 有效 （7）SSO 系统状态信号（输出），与IO/M，DT/R 一起，反映8088所执行的操作（如P119.表4-1所示相似 ） （8）HOLD 保持请求（输入），高电平有效，用 于直接存储器存取操作，即DMA请求输入信号 （9）HLDA 保持响应信号（输出），DMA响应回 答信号 当其他外设要求占用三总线时，就向8088发出 HOLD信号，请求接管三总线；8088收到该信号，发 出HLDA信号，同时使三总线处于高阻状态，此时外 设控制总线，进行DMA传送，传送后，外设撤除 HOLD信号8088也撤除HLDA信号，又控制三总线 3、最大组态下的引线： （1）S2，S1，S0  三个状态信号（输出，三态）， 当8088工作在最大组态时，没有WR，DEN，DT/R， IO/M等对存储器和I/O端口进行读/写操作的直接控制 信号输出。

这些读/写操作信号，由总线控制器8288根 据8088提供的这三根状态信号译码后输出三状态编 码后所对应的操作P119、表4-1所示， 即现行总线周 期 （2）RQ/GT0，RQ/GT1 总线请求输入/允许（同 意）信号（输入/输出），低电平有效，即最大组态 下的DMA请求/允许信号，由外设发来的总线请求信 号CPU发出总线允许信号均由此线传送 允许两个外设发出请求信号，RQ/GT0优先权高于 RQ/GT1 （3）LOCK 锁定信号（输出，三态），低电平有效（ 该信号由前缀指令LOCK使其有效）；有效时，表示告诉 外设的总线主控制设备不能获得对系统的总线控制权既 封锁其他主控制设备，不允许占用总线 （4）QS0，QS1 队列状态信号（输出），即组合 表示了CPU内部指令队列的状态： （4字节单元，存 放等待执行） QS1 QS0 0 0 无操作 0 1 取指令的第一个字节 • 0 队列为空 1 1 队列中取出的不是指令第一个字节 4、与组态无关的引线： （1）RD  读选通信号（输出，三态），低电平有效 ，有效时，表示正在进行存储器或I/O读。

（2）READY 准备就绪信号（输入），高电平有效 ，它是存储器或I/O口送来的响应信号CPU寻址的存 储器或I/O设备没有准备好时应该将该信号置为低电平 ，CPU则等待，直至准备好才完成数据传送 （3）TEST 测试信号（输入），低电平有效，它是 由WAIT指令来检查的信号即执行WAIT指令时， CPU监视TEST端，为低电平时，则执行WAIT后面的 指令；为高时，CPU进入空转等待状态用来与外设 同步 （4）INTR 中断请求信号（输入），它是外设发来的 可屏蔽中断请求信号，高电平有效（电平触发输入信号 ），是否响应中断还决定于中断允许标志 （5）NMI 非屏蔽中断请求信号（输入），它是边 沿触发信号，是不可屏蔽的，即只要有非屏蔽中断请 求信号，就进入非屏蔽中断服务 （6）RESET 复位信号（输入），即输入 4T 高电平信号，CPU立即结束现行操作，内部复位，再 返回低时，重新启动执行： •标志清0：F＝0000H,即禁止可屏蔽中断和单步中断; •DS,SS,ES和IP复位为0000H; •CS置FFFFH，即一复位则转到FFFF0H单元执行指令. 复位地址 三、电源和定时线 (1) VCC+5V（±10%）。

（2）GND地线 （3）CLK时钟信号（输入），一般由时钟信号发生 器8284输出，它提供8088的定时操作，PC机使用 CLK=4.77MHz,周期为210ns •附：倍频——80486DX2微处理器内部的时钟与外部 的时钟频率不同，当系统时钟进入微处理器内部时， 80486DX2会将其倍频，即内部＊2，如80486DX2-66 的系统时钟为33MHz，CPU内部时钟为66MHz（所以 内部处理速度快，外部速度慢，太快了速度跟不上） §4.2 8088的CPU系统 CPU系统的作用 产生系统三总线，由引脚功 能可知，还需附加地址锁存器，数据总线驱动器，时 钟信号产生器，总线控制器等 一、地址锁存器 1.作用——将CPU发出的动态地址锁存，即暂存器 因为低8位与高4位地址和数据与状态分时复用，先输 出地址，后输出数据/状态，然后利用这些稳定的地址 ，选择某个存储单元或I/O口来读/写DMA期间隔离 8088与系统总线 片内总线 总线分 芯片总线 系统总线 2.电路： Intel 8282锁存器——8位锁存器（8个D锁存器），三态 输出 74LS373——8D锁存器，三态输出（透明锁存器——即 允许端G是高电平时，Q输出将跟随数据D输入；当G为低 时，输出端将被锁存已经建立起的数据），8根数据输入 ，8根数据输出，共选通G，共输出控制OE 。

P.175、图 4.3 二、双向总线驱动器（数据缓冲器） 1、作用——增加8088的输出数据的驱动能力，隔离系统 数据总线与CPU数据线（DMA期间需要隔离），实现双 向收发 2、电路——Intel 8286收发器（8位总线收发器）； 74LS245 —— 8总线传送器，非反相三态门 三、时钟信号发生器Intel 8284A （ P.177.图4-5） 1、作用——8088内部没有时钟信号产生电路而用8284 向8088及系统提供符合定时要求的时钟信号CLK，准备好 信号READY，复位信号RESET 2、电路——Intel 8284三个功能块：时钟产生电路 ，复位电路，准备就绪电路以PC为例： •8284内部一晶体震荡器，只要外接一石英晶体，便产 生和晶体共振荡频率的时钟OSC，经三分频成CLK时 钟信号，再二分 频成PCLK某些外设时钟（主要是 8253计数器） •当加电或按CTRL-ALT-DEL键时，开关电源产生电源 的RES信号送8284，内部复位逻辑便产生系统复位信 号RESET •当等待状态逻辑电路产生的准备就绪RDY及对应地址 允许信号AEN有效时，使8284和时钟同步产生准备就 绪READY信号。

Intel 8284内部电路框图： 四、最小组态下的CPU系统 将上述器件组合起来，便可构成CPU系统（P179 、图4－7） ● 高4位地址，低8位地址，∵分时复用，∴必须外锁存 ，中间8位可以锁存或加244缓冲，在此全部锁存 •数据线可加双向驱动器，或直接输出（小系统） 用8088的数据允许信号DEN接245的G， 8088的 的收发控制DT/R接245的DIR ●最小系统下的控制信号可以直接作系统控制总线 ，RD，WR和输入输出/存储器选择控制经组合形 成存储器读/写，和I/O读/写组合逻辑电路参见 P179、图4－8 五、总线控制器8288 1、作用——因为最大组态时，总线控制信号（如ALE、 存储器读/写、I/O读写等）不能由8088直接提供，它只 提供状态信号S0～S2，8088对此译码转换为总线控制信 号 2、电路——P178、图4－6所示；组成： •状态译码对S0～S2译码； •命令信号发生器产生命令信号； •控制信号产生器产生总线控制信号； •控制逻辑控制8288工作方式 3、命令信号——输出存储器读/写，I/O读/写，中断响应 信号 （1）MRDC——存储器读命令（MEMR）——通知 被选正单元，把数据发送到数据总线上。

（2）MWTC——存储器写命令（MEMW）——把数 据线上的数据，写入被选中存储单元 （3）AMWC——存储器超前写命令（MEMW），同 MWTC，只是提前一个时钟脉冲 （4）IORC——I/O读命令（IOR），通知被选中I/O口 ，把数据发送到数据线上 （5）IOWC——I/O写命令（IOW），把数据线上的 数据，写入被选中I/O口 （6）AIOWC——I/O超前写，同IOWC，超前一个时 钟脉冲 （7）INTA——中断响应信号，通知中断外设，它所发生 的中断请求已被响应，在INTA有效期内，把中断类型码 送DB ● IOWC，AIOWC两个时序相同，PC中使用AIOWC 4、总线控制信号 （1）DT/R——数据发送/接收信号，以控制数据传 送的方向 （2）DEN——数据总线允许信号，用来把数据收发 器和总线接通 （3）MCE/PDEN——设备级联允许/外部数据允许信 号（PC机未使用） （4）ALE——地址锁存信号 五、最大组态下的8088CPU系统 • 用上述芯片可构成最大组态下的 8088CPU系统：P180.图4－9 ● 以上CPU系统，即PC/XT机的控制核心电路 ● 由三个373形成地址总线。

● 经245总线驱动器形成数据总线 ● 由8288总线控制控制形式控制总线 8288的IOB接地，工作在系统总线方式；AEN由 总线仲裁逻辑的AEN BRD 控制，AEN反相控制CEN ，使之处于正常工作状态；373的OE也由AEN 。