数电第6章触发器脉冲波整形小结.doc

§６.２ 触发器在这一节中,向大家介绍一种最基本的存储电路触发器（flip-flop）触发器具有以下基本特点：（１）具有两个稳定的（０和１）状态，能存储一位二进制信息；（２）根据不同的输入，可将输出置成０或１状态；（３）当输入信号消失后，被置成的状态能保存下来６.2.1 基本ＲＳ触发器一．电路结构及逻辑符号在本书第三章里，我们讲了各种门电路，若把两个反相器按照a图的形式连接起来，可以看出，A点和B点信号是反相的，而A点和C点始终保持同一电平这样，可以把A，C视为同一点（下面的b图和c图）在C图中，A，B两点始终反相，而且电路状态稳定，在没有外界干扰或者触发的状态下，电路能够保持稳定的输出这一点,大家可以稍作分析即可得知)d图是c图的习惯画法将D图加上触发端，就构成了基本RS触发器下a图示出了基本RS触发器的逻辑图和符号它由两个与非门交叉耦合组成，有两个输入端（触发端）A和B基本RS触发器有两个稳定的状态：一个是Q=1，Q*=0的1状态（Q，Q* 分别表示触发器的同相和反相输出端，如果Q端输出为1，则称触发器为1状态，如果Q端输出为0，则称触发器为0状态），另一个是Q=1，Q*=1的0状态。

正常工作时，Q和Q*是一对互补的输出状态两个输入端A，B中，使Q=1的输入端称置位端（Set），使Q=0的端称复位端（Reset），上图的A端和S非端（S*）称置位端，B端和R非端（R*）称复位端，上面设计的R-S触发器用的是与非门，有效触发器输入端所有可能出现的信号和相应的输出端的状态列成一个表，称为触发器的特性表或功能表，其表如下：（表）RSQNQN+1说明000不允许不满足约束条件001不允许不满足约束条件0100置00110置01001置11011置11100保持原态1111保持原态表 列出了与非门组成的基本RS触发器输入R,S，现态Qn和次态 Qn+1关系的功能表由表可以看出：⑴基本RS触发器具有保持功能；⑵当R=0(S=1)时，触发器具有置０功能，将R端称为复位端，低电平有效；⑶当S=0(R=1)时，触发器具有置１功能，将S端称为置位端，低电平有效；⑷由与非门组成的基本ＲＳ触发器输入低电平有效⑸Qn , Qn+1表示前后两个离散时间触发器的状态，上标n和n+1均表示前后两个离散的时间.注意:当R,S端均为0时，由于基本RS触发器是触发器正常工作时，不允许出现R和S同时为0的情况，规定了约束方程S＋R=1（）.触发器正常工作时，S和R应满足这一约束方程，使其成立。

我们用或非门同样可以组成基本RS触发器，见下图此时的触发信号为高电平触发二．基本ＲＳ触发器的动作特点基本RS触发器是触发器各端信号电平的对应关系：将特性图左旋90度，形成下面表格Qn+1 * * 0 0 1 1 0 1Qn 0 1 0 1 0 1 0 1S 0 0 1 1 0 0 1 1R 0 0 0 0 1 1 1 1 用高电平表示1，低电平表示0，即形成下面的图形，称之为波形图我们可以根据特性表中Qn+1 Qn S R的对应关系，对给定的任一组 Qn S R波形，画出Qn+1的波形来例 对用与非门构成的基本RS触发器，试根据给定的输入信号波形对应画出输出波形在开始画波形图的时候最好将输入波形的前后沿均用虚线描出，然后在虚线所分割的每一个区间内分析相对应的输出波形６.2.2 门控RS触发器和D锁存器在数字系统中，往往会含有多个触发器，为了使系统协调工作，引入一个控制信号系统的这个控制信号通常叫做时钟信号一．门控ＲＳ触发器门控触发器的工作受一个控制信号控制，该控制信号常称为使能信号E我们回忆一下第三章学过的与门电路，与门电路的表达式为 Y=AB，当B=1时，Y=A，当B=0 时，不论A是何值，Y都等于0。

我们可以把B 看作控制信号来控制A的输入下图中，当B=1时，表示控制开关闭合，则有Y=A，当B=0时，开关断开信号 B 就是使能信号其他门电路例如或，或非，与非等都可以用做门控电路⑴门控ＲＳ触发器的电路结构及逻辑符号与非门构成的门控RS触发器是在基本RS 触发器的基础上加上门控电路右图是它的逻辑符号显而易见，门控RS触发器输入电平为高电平有效⑵门控RS触发器功能表（*号表示任意状态）例：试根据给出的E，R，S画出门控RS触发器的输出波形二．Ｄ锁存器⑴电路结构及逻辑符号从分析门控RS触发器功能表我们可以得知，RS触发器正常工作时其R，S输入端信号必然互为反相，这样，我们在R，S之间接一个反相器，就可以用一个输入信号就可以同时控制R，S两个输入端，这种改进的同步RS触发器称做D锁存器D锁存器是在门控RS触发器的基础上构成的，其中D是输入端E是使能端，右图是它的逻辑符号⑵工作原理A．当E=0时：控制门被封锁，触发器保持原态不变Ｑn+1=Ｑn（E=0时）B．当E=1时：控制门开启，Ｑn+1=D（E=1时）由于D锁存器只有一个输入信号，解决了RS触发器输入信号间有约束的问题下面是D锁存器的功能表。

EDQn+10*Qn100111例：试根据给定的E 和D的波形，对应画出D触发器输出Q的波形三．门控触发器的动作特点通过对以上门控RS触发器和D锁存器的分析可以看出：⑴在E的有效期间它们分别接收R，S，和D的信号；在E处于无效期间，触发器锁存了E有效期结束瞬间的状态，并保持不变；⑵由于在E有效期的全部作用时间里，输入信号R，S或D的变化部将引起触发器输出状态的变化，若输入信号在下有效期内多次变化，触发器的输出也将随之多次变化，故有时说这类电路在下有效期间，输入到输出是“透明”的６.２.３主从型触发器由于门控触发器在E有效期间，输出状态会随输入信号的改变多次变化如下图，门控D触发器在E有效期间，Q输出有多次翻转有时为了便于控制，希望每来一个控制信号，触发器的状态最多翻转一次主从型触发器具有这种特点，其控制信号称为时钟信号，用CP表示一．主从型ＲＳ触发器⑴电路结构及逻辑符号主从型ＲＳ触发器由两个结构相同的门控ＲＳ触发器组成，分别称为主触发器（左）和从触发器（右）主和从触发器分别由两个相位相反的时钟信号CP，CP‘控制⑵工作原理从波形图上可以看出，当CP=1时，主触发器启动，Q1端随S1不断翻转，但从触发器关闭，其输出Q2保持原态。

在CP的下降沿（CP从1到0转换）主触发器关闭，从触发器开启，Q1信号作为S2（从触发器的置1端）将Q2置1如果在CP的下降沿时Q1=0，则可将Q2置0，见下图因此，在 CP的一个变化中，主从触发器的输出（即从触发器的输出）只可能改变一次由于输入是基本RS触发器，所以触发器的输入端R和S间仍存在约束二．主从型ＪＫ触发器⑴电路结构及逻辑符号主从型JK触发器是在主从型RS触发器的基础上加上适当连线构成，它将从触发器的输出Q和Q分别接回至主触发器接收门的输入端（上图的红线和蓝线），输入信号命名为J和K⑵工作原理当Q2=1时，Q2*的0信号使S1输入端关闭，而Q2的1信号引至复位控制端，即R1所在的三输入与非门，打开此门，此时电路的有效输入只能是R1，即有效操作只能是置0（复位）当Q2=0时，表明下一步有效操作只能是置1，此时图中打开S1置位端，关闭R1复位端主从JK触发器功能表（CP有效期间）JKQNQN+1说明0000保持0011保持0100置00110置01001置11011置11101翻转1110翻转例 试根据给定的CP，J，K的波形，画出主从型JK触发器输出Q的波形设触发器的初始状态Q=0。

三．主从型触发器的动作特点通过以上对主从型RS,JK触发器工作原理的分析，可以看出：⑴触发器的动作分两步进行，在CP=1期间,触发器接收输入信号，输出保持原态不变;当CP下降沿到来时，确定触发器的输出Q⑵主触发器本身是一个门控RS触发器，所以在CP=1的整个期间，输入信号都将对主触发器起作用对于主从JK触发器，若在CP=1，输入信号的状态发生多次变化可能导致触发器输出逻辑错误６.２.４ 边沿触发型触发器什么是边沿触发器：前面讲过，门控触发器在整个E信号有效期间均可发生翻转，这种类型的触发器称为电平触发器，电平触发器的结果是在E有效期间允许多次翻转，见上节为了增强触发器的可靠性和提高抗干扰能力，希望触发器的状态变化仅仅取决于时钟信号触发沿到来时输入信号的状态，即电路翻转时刻仅仅控制在触发脉冲的上升或者下降的边沿，这类触发器叫边沿触发型触发器由于边沿触发器在没有触发信号时保持不变，而触发时间又非常短，所以，边沿触发器有比较高的可靠性和提高抗干扰能力下图为电平触发和边沿触发的触发信号波形本节介绍维持一阻塞型触发器，它是一种时钟上升沿触发的边沿触发型触发器一．电路结构上图示出了由六个与非门构成的维持一阻塞型D触发器的逻辑图。

其中最右面的两个是用与非门构成的基本RS触发器Ｄ是输入端二．工作原理⑴当CP=0时，CP信号关闭了下图之间的两个与非门，使其输出为1，基本RS触发器的输入是低电平触发，所以RS触发器的输出保持原态不变⑵当ＣＰ上升沿到来且D=1时：各点电平如下，触发器置1⑶当ＣＰ上升沿到来且D=0时：各点电平如下，触发器置0三．具有异步复位、置位功能和多输入端的维持阻塞D触发器异步复位是指无论是在CP=1或是在CP=0期间，只要异步复位端RD=0都立即能将触发器复位（触发器输出Q=0），且当RD=0信号撤消后，触发器仍能保持”0“状态，直到下一个CP有效的边沿到来时为止；同样有SD=0异步置位下图就是具有异步置位/复位端的维持阻塞D触发器RD称异步复位端，SD称异步置位端四．边沿触发型触发器的动作特点从以上分析看出，边沿触发型触发器的次态仅取决于CP触发沿到达时输入信号的逻辑状态为了使触发器可靠工作，输入信号应先于CP触发沿一个时间建立稳定的值，这段时间称为建立时间；并在CP触发沿过后，需维持一段时间再撤除，这段时间称为保持时阎例６.2.6a边沿触发型D触发器如下图所示分析电路功能并根据给定的波形对应画出输出Q 的波形。

设初态 Q=0例６.2.6b 边沿触发型JK触发器如下图所示分析电路功能并根据给定的波形对应画出输出Q 的波形设初态 Q=0例 触发器电路如图所示，分析电路功能，井根据给定的输入波形画出输出Q的波形，设触发器初始状态均为０解：图中FF0是CP下降沿触发的边沿JK触发器，FF1是A信号上升沿触发的边沿D触器，RD是异步复位信号，低电平有效相应波形如图所示分析：在给定的A信号的七个脉冲中，有四个上升沿使FF1置0，两个上升沿使FF1置1第一个上升沿没有用CP只有两个下降沿，因为FF0的J=K=1，接成翻转触发器，所以CP的下降沿使FF0翻转两次均是从0到1，FF0的从1到0是异步复位６.２.６ 触发器的逻辑功能及其描述方法一．触发器的逻辑功能及真描述方法前面我们向大家介绍了各种触发器,现在大致给它。