第3章存储器及存储系统(详细版)

1、第三章主存储器及其组织3.1存储器概述3.2主存储器3.3半导体存储器芯片3.4主存储器组织3.5存储保护和校验技术3-1存储器概述计算机之所以能够脱离人的干预而高速、自动地工作，其中一个必要条件是在计算机中具有一个容量足够大的存储器，程序和程序所用的数据都事先存放在存储器中，由CPU自动地从存储器中取出指令并使之得到执行。存储器对计算机系统的技术、组织、性能和价格等方面都有很大的影响。由于目前计算机部件技术发展的速度不太均衡，处理器的发展速度太快，还没有很完善的满足系统需要的存储技术。一、存储器分类1、按存储介质分类(1)半导体存储器特点：集成度高、容量较大、体积小、速度快、功耗低、价格便宜、维护简单，但断电会丢失。又分两类：双极性存储器(TTL型和BCL型)和金属氧化物半导体存储器(MOS)(分为静态MOS存储器和动态MOS存储器)。(2)磁表面存储器特点：容量与体积大且不易丢失、速度慢，有磁盘存储器、磁带存储器等。(3)激光存储器特点：集上述两种优点。又分三种：只读型光盘(CD-ROM)、只写一次型光盘(WORM)和磁光盘(MOD)。2、按存取方式分类(1)随机存储器(RAM)在

2、存储器中，任何存储单元的内容都能随机存取,且存取时间与存储单元的物理位置无关。主要用于：高速缓冲存储器和主存储器。存放各种榆入/输出的程序、数据、中间结果以及与外界交换的信息。(2)串行访问存储器(SAS)在存储器中，按某种顺序来存取，也就是存取时间与存储单元的物理位置有关。又分为顺序存取存储器(SAM)和直接存取存储器(DAM)主要用于：外部存储器。(3)只读存储器(ROM)读写的状态条件不同，内容预先写入，存放固定不变的信息。又分为掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM和E2PROM)。主要用于：微程序控制器、BIOS等。3、按信息的可保存性分类(1)非永久记忆的存储器断电后信息即消失的存储器(主存中的RAM)。(2)永久记忆性存储器断电后仍能保存信息的存储器(辅存，ROM)o另外还有破坏性读出与非破坏性读出之分。4、按存储器在计算机系统中的作用分类(1)高速缓冲存储器用来存放正在执行的程序段和数据。它的存取速度可以与CPU相匹配，但容量较小、价格较高。(2)主存储器用来存放计算机运行期间所需要的程序和数据，CPU可直接随机地进行读/写访问

3、。(3)辅助存储器用来存放当前暂不参与运行的程序和数据以及一些需要永久性保存的信息。辅存设在主机外部，CPU不能直接访问它。辅存中的信息必须通过专门的程序调入主存后，CPU才能使用。存储器分类综述，内存储器存储器(4)控制存储器“RAM双极型rSRAM-CacheIMOS型jrMROMDRAM、ROMIPROMIEPROMIE2PROM磁盘懿磁带rCD-ROM一光盘1WORMEOD二、存储器的分级管理存储器有三个主要特征：速度、容量和价位，而对存储器的要求是速度快、容量大、位价低。一般说来是：速度越快、位价就越高，容量越大、位价就越低，容量越大、速度必越低；也就是说，对存储器的栗求与各类存储器各具的特点是不统一的。为解决这一矛盾，则采用层次结构的组织形式将各类存储器连接在一起，以发挥各自的特点。1、什么是存储系统两个或两个以上速度、容量和价格各不相同的存储器用硬件或轨件或硬件与软件相结合的方法有机地连接起来的一个集合，其对应用程序员是一个透明的存储器，并具有速度高、容量大、价格低的特性，该存储器集合就称为存储系统。存储器与存储系统是两个完全不同的概念。从外部看：存储周期T-MIN(Tl

4、.T2Tn);存储容量S-MAX(SI、S2、Sn);每位价格CMIN(Cl、C2Cn)。2、存储器层次结构实现的基础程序对存储空间访问有所谓程序访问局部性的特点，包括时间局部性和空间局部性两方面。一是时间局部性，它是指程序在最近的未来要用到信息很可能是现在正在使用的信息。二是空间局的部性，它是指程序在最近的未来要到的信息与现在正在使用的信息很可能在程序空间上是相邻或相近的。3、存储器的层次结构通常采用三级存储器结构：高速缓冲存储器、主存储器和辅助存储器，通常意义的存储器是指主存储器。CPU能直接访问存储器（高速缓冲存储器、主存储器）称为内存储器（内存），不能直接访问称为外存储器（外存）。形成了两个不同层次的存储管理系统：高速缓冲存储系统、虚拟存储系统。但在管理上有不少相同之处。三级存储结构关系图4.存储层次组织的基本操作存储层次间的数据信息的交换存储层次间的地址变换存储空间的替换存储层次间的数据信息一致性的维护三、高速缓冲存储器1 .高速缓冲存储器的功能高速缓冲存储器（Cache）简称快存，介于CPU与主存之间的小容量存储器，可以看作为主存的缓冲存储器，通常采用由高速的双极型半导体存

5、储器或SRAM实现。快存是为了解决CPU和主存之间速度匹配问题而设置的。它与主存间的关系，全部由硬件实现，即对系统程序员来说是透明的。2 .高速缓冲存储器的基本原理增加快存的目的就是在所有的存储器访问中，由快存满足CPU需要的部分应占很高的比例，即快存的命中率应接近1。?来自处理机主存地址单字宽处理机内接数据通路上存还可装进己装不进、虚拟存储器1 .什么是虚拟存储器虚拟存储器是建立在主存与辅存物理结构基础之上，由附加硬件装置以及操作系统存储管理软件组成的一种存储体系。虚拟存储器把主存和辅存的地址空间统一编址,形成一个宠大的存储空间。程序运行时，附加的辅助硬件机构和存储管理软件会把辅助的程序一块块自动调入主存。因实质上CPU只能执行调入主存的程序，所以这样的存储体系称为“虚拟存储器”。2 .虚拟址和实地址虚拟存储器的辅存部分能让用户像主存一样使用，用户编程时使用的地址允许涉及到辅存的空间范围，这种地址称为“虚地址”（即虚拟地址）或“逻辑地址”,虚拟址对应的存储空间称为“虚拟空间”，或“逻辑空间”,而实际的主存储器单元的地址则称为“实地址”（即主存地址）或“物3地址”，实地址对应的是“主存

6、空间”，也称物理空间，显然，虚地址范围要比实地址来得多。3 .虚拟存储器的基本原理虚拟存储器的用户程序以虚地址编址并存放在辅存里。程序运行时CPU以虚地址访问主存，由辅助硬件找出虚地址和物理地址的对应关系，判断这个虚地址指示的存储单元内容是否已装入主存，如果在主存，CPU就直接执行已在主存的程序；如果不在主存，则要将辅存内容往主存调度，这种调度同样以程序块为单位进行。虚拟存储器在程序执行中其各程序块在主存和辅存之间可进行自动调度和地址变换，主存与辅存形成了一个统一的有机体，对于用户是透明的。3.2主存储器一、主存储器的技术指标存放一个机器字的存储单元，称为字存储单元,相应的单元地址叫字地址，若计算机中可编址最小单元为字，称该计算机为按字编址的计算机。存放一个字节的单元，称为字节存储单元，相应的单元地址叫字节地址，若计算机中可编址最小单元为字节，称该计算机为按字节编址的计算机。1、存储容量存储容量是指主存储器能存放二进制代码的总数，通常用字节（B,lB=8b）表示。有：存储容量=存储单元个数x存储单元字长（BIT）当采用字节数来表示存储容量时，单位有KB、MB、GB、TB等。其中关系为：

7、lTB=210GB=220MB=230KB=240Be1K（千）=1024,1M（兆）=1024K,1G（吉）=1024MIT（太）=1024G,2、存取速度存储速度是可由存取时间、存取周期和存取器带宽三个指标来表示，它取决了存储介质的物理特性和访问机构的类型。存储器的访问时间（存取时间，用Ta表示，多数在ns级）：从存储器接收到读（或写）命令到从存储器读出（写入）信息所需的时间。存取周期（用Tm表示）：存储器作连续访问操作过程中完成一次完整存取操作所需的全部时间。也是指连续启动两次独立的存储器操作所需间隔的最小时间。TmTa带宽是指单位时间存储器存取信息数据的最大数量。主存储器的主要几项技术指标指标含义表现单位存储容.在一个存储器中可以容纳的存储单元总数存储空间的大小字数，字节数存取时间启动到完成一次存储器操作所经历的时间主存的速度ns存储周期连续启动两次操作所需间隔的最小时间主存的速度ns存储器带宽单位时间里存储器所存取的信息量。数据传输速率技术指标位/秒，字小/秒二、主存储器的基本结构主存储器由存储体加上一些外围电路构成。外围电路包括地址译码驱动器、读写电路和控制逻辑等。地址译码

8、驱动器ill出絮存储体（CPU）电4控制线路|T读写品欣I。m位(MDR地址译码电路接收从CPU送来的地址信号，经过译码驱动等后，形成地址选择信号，选中一个存储单元。地址译码有单译码和双译码之分。读写电路用来完成对选中存储单元的读与写，且在读出时要对信号进行放大，读写的数据都要通过数据寄存器（MDR）控制逻辑用来接收从CPU送来的读/写控制信号后，产生存储内部的控制信号，在时间上匹配译码电路与读写电路。存储体是存储器的主体，用来存储信息的二进制代码。存储体有字结构和位结构之分。现代计算机的读写电路、译码电路和存储体都集成在半导芯片上，而MDR、MAR在CPU芯片内。三、主存储器的基本操作主存储器用来存储CPU在一定时间内要使用的指令与数据，主存储器的基本操作（又称为访问）就是对存储体进行读与写，并且读写的主体是CPU。CPU与主存储器的连接是总线支持的，连接的基本形式如图所示，且总线包括数据总线、地址总线和控制总线，CPU通过MAR、MDR两个寄存器与主存进行数据传递。MEM读过程：CPU发出指定存储器地址（通过MAR到总线），并发出Read有效，之后等待主存储器的应答信号（MAC控制

9、线，若为1,表示主存储器已将数据送入数据总线），数据到达MDR,完成一次读操作。写过程：CPU发出指定存储器地址（通过MAR到总线），并将数据送到总线（通过MDR到总线），同时使Write有效，之后等待主存储器的应答信号（MAC控制线）；主存储器从数据总线接收到信息并按地址总线指定的地址存储，然后经过MAC控制线发回存储器操作完成信号，完成一次写操作。四、地址译码及其基本方式地址译码是指对来自CPU的地址编码信号进行译码,转换成某一存储单元的选择信号（一般为高电位），以使该单元的信息与外总线相连。完成这一功能的器件称为地址译码器。地址译码有单译码与多译码两种方式。单译码方式是指存储器芯片内只用一个地址译码器对地址编码信号进行译码，形成一个字选信号（又称字选线），而字选信号可选择某个字（某存储单元）的所有位。例如，地址线为n=4,经地址译码器可译出24=16个状态，对应16个存储单元地址。显然，单译码方式仅适合于小容量字结构的存储体，当容量很大时，译码榆出线及对应的驱动电路就要很多。5A4A3A2A1A064个存储单 元需要64根 译码输出线 及64个驱动 电路双译码方式是指用X向与Y向两个地址译码器对地址编码信号进行译码，形成两个选择信号来选择某个字（某存储单元）的所有位.若每一个地址译码的输入端有n/2个，可译出2n个状态，那么两个译码器交叉译码，共可译出2n/2X2n/2=2n个状态，而输出线只有2X2

《第3章存储器及存储系统(详细版)》由会员工****分享，可在线阅读，更多相关《第3章存储器及存储系统(详细版)》请在金锄头文库上搜索。