基于FPGA的数字信号发生器设计说明

1、 基于FPGA的数字信号发生器设计摘 要数字信号发生器是数字信号处理中不可缺少的调试设备，在生产生活中的应用非常广泛。本文所设计的容就是基于Altera公司的现场可编程门阵列（FPGA）实现数字信号发生器的设计，FPGA具有密度高，功耗低，体积小，可靠性高等特点，设计时可以不必过多考虑具体硬件连接；本设计中应用VHDL硬件描述语言进行描述，使该数字信号发生器可以产生正弦波、方波、三角波、锯齿波四个独立的波形，并能对所产生的四种波形的频率和幅度进行调节。关键词：直接数字频率合成；数字波形发生器；FPGA；DDS；VHDLDesign Of FPGA-based Digital Signal GeneratorYang Chunjian(Collegeof Physics Science and Information Engineering,JishouUniversity,JishouHunan416000)AbstractDigital signal transmitter as a test facility is an important part of information

2、processing system. In the production of a wide range of application of life. This content is designed by Altera, based on field programmable gate array (FPGA) design of digital signal generator, FPGA has a highdensity, low power consumption, small size, high reliability, can not have toomuchtoconsider wher designing specific hardware connection; the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle

3、, sawtooth waveforms of four independent,and is able to produce four waveforms by the frequency and amplitude adjustment.Key words：Direct Digital Frequency Synthesis；Digital Waveform Generator; FPGA;DDS;VHDL目 录第一章绪 论11.1 背景与意义11.2 国外发展现状1第二章 相关资料32.1 DDS技术32.2 FPGA简介42.3 VHDL简介52.4 Quartus简介7第三章 系统硬件电路设计93.1 数字信号发生器的系统组成93.2 设计原理与要求93.3 输入部分103.3.1频率、幅值和波形转换部分103.3.2系统时钟电路123.3.3 电源电路的设计123.4 FPGA部分123.5 D/A转换部分133.5.1 DAC0832转换器简介143.6滤波电路15第四章 系统软件设计164.1软件系统流程图164.2 数字信号发生器的软件设计164.2软件各模块174.

4、2.1 主控制模块174.2.2 波形数据产生模块18结束语22参考文献23附 录24 / 第一章 绪 论1.1 背景与意义在电子技术领域，常常需要波形、频率、幅度都可调的电信号，用于产生这种电信号的电子仪器称作信号发生器。信号发生器是一种常用的信号源，广泛运用于科学研究、生产实践和教学试验等领域。特别是在通信系统的科研实验中，常常需要用到不同频率和幅度的信号，如正弦波、三角波、方波和锯齿波等。作为一种为电子测量和计量提供电信号的设备，它和万用表、示波器、频率计等仪器一样，是最普通、最基本，也是运用最广泛的电子仪器之一，几乎所有电参量的测量都需要用到信号发生器。传统的波形发生器多采用模拟分立元件实现，产生的波形种类要受到电路硬件的限制，体积大、灵活性和稳定性也相对较差。近年来，以数字技术为基础的数字信号发生器得到了飞速的发展，性能指标都达到了一个新的水平。现场可编程门阵列器件具有容量大、运算速度快、现场可编程等优点，使得许多复杂的电路有了新的实现途径，越来越被广泛地应用到实际系统中。而且随着当今电子系统的越来越复杂，毫无疑问，数字信号发生器正在成为模拟复杂信号的事实标准。凡是能产生测试

5、信号的仪器，统称为信号源，也称为信号发生器，它用于产生被测电路所需特定参数的电测试信号。信号源是根据用户对其波形的命令来产生信号的电子仪器。信号源主要给被测电路提供所需要的已知信号（各种波形），然后用其它仪表进行测量的参数。信号源有很多种分类方法，其中一种方法可分为混和信号源和逻辑信号源两种。其中混和信号源主要输出模拟波形；逻辑信号源输出数字码形。混和信号源又可分为函数信号发生器和任意波形/函数发生器，其中函数信号发生器输出标准波形，如正弦波、方波等，任意波/函数发生器输出用户自定义的任意波形；逻辑信号发生器又可分为脉冲信号发生器和码型发生器，其中脉冲信号发生器驱动较小个数的的方波或脉冲波输出，码型发生器生成许多通道的数字码型。1.2 国外发展现状采用可变时钟和计数器寻址波形存储器的任意波形发生器4在一段时期曾得到广泛的应用，其取样时钟频率较高且可调节，然而这种波形发生器对硬件要求比较高，需要高性能的锁相环和截止频率可调的低通滤波器，且频率分辨率低，频率切换速度较慢，已经逐步退出市场。目前市场上的数字信号发生器主要采用直接数字合成（Direct Digital Synthesuzer，

6、DDS）技术，这种波形发生器不仅可以产生可变频的载频信号、各种调制信号，同时还能和计算机配合产生用户自定义的有限带宽的任意信号，可以为多领域的测试提供宽带宽、高分辨率的测试信号。从目前发展状况来看，国外数字信号发生器的研制和生产技术已经较为成熟。以安捷伦（Agilent）和泰克（Tektronix）为代表的国际电子测量仪器公司在此领域进行了卓有成效的研究和开发，其产品无论在技术上还是市场占有率方面在国际上都享有盛誉，但其价格也相当昂贵，高端型号每台价格都在几万美金左右，低端的也要几万人民币。Tektronix公司的独立结构任意波形发生器AFG3000系列功能完善，人机界面友好，操作方便，可以以多种方式连接到PC机上，其最高采样率能达到2GS/s，输出正弦信号最高频率为240MHz，任意波频率最高能达到50MHz，并配备的强大的波形编辑软件ArbExpress，用户可以方便地创建和编辑自己的波形。Agilent公司的PXI模块任意波形发生器采样率已经能达到1.25GS/s，最高输出频率500MHz。我国研制任意波形发生器是从上世纪90年代开始的，近年来有一批本土厂商奋起直追，取得了可喜的

7、成果。例如盛普科技电子的SPF120型信号发生器的主波输出频率达到了120MHz，任意波最高频率为100KHz；普源精电科技（RIGOL）生产的DG1000/2000/3000系列任意波形发生器，在性能上已经大略相当于国外中低端产品。本课题的主要研究容是参考直接数字频率合成原理（DDS）技术6，利用Quartus II 5.1软件作为平台，VHDL语言作为开发语言，基于FPGA配合相应外围电路实现一个数字信号发生器，其电路结构简单，容易扩展，具有极大的灵活性和方便性，实现了产生频率、幅度可调的正弦波、三角波、方波、锯齿波信号的信号发生器。第二章 相关资料2.1 DDS技术 DDS与大多数的数字信号处理技术一样，它的基础仍然是奈圭斯特采定理。奈圭斯特采样定理是任何模拟信号进行数字化处理的基础，它描述的是一个带限的模拟信号经抽样变成离散序列后可不可以由这些离散序列恢复出原始模拟信号的问题。奈圭斯特采样定理告诉我们，当抽样频率大于或者等于模拟信号最高频率的两倍时，可以由抽样得到的离散序列无失真地恢复出原始模拟信号。只不过在DDS技术中，这个过程被颠倒过来了。DDS不是对模拟信号进行抽样，而是

8、一个假定抽样过程已经发生且抽样值已经量化完成，如何通过某种方法把已经量化的数值重建原始信号的问题。DDS电路一般由参考时钟、相位累加器、波形存通滤波器（LPF）组成。其结构如图2.1所示。图2.1 DDS基本结构框图其中，fc为参考时钟频率，K为频率控制字，N为相位累加器位数，A为波形存储器地址位数，D为波形存储器的数据位字长和D/A转换器位数。DDS系统中的参考时钟通常由一个高稳定度的晶体振荡器来产生，用来作为整个系统各个组成部分的同步时钟。频率控制字（Frequency Control Word，FCW）实际上是二进制编码的相位增量值，它作为相位累加器的输入。相位累加器由加法器和寄存器级联而成，它将寄存器的输出反馈到加法器的输入端实现累加的功能。在每一个时钟脉冲fc，相位累加器把频率字K累加一次，累加器的输出相应增加一个步长的相位增量，由此可以看出，相位累加器的输出数据实质上是以K为步长的线性递增序列（在相位累加器产生溢出以前），它反映了合成信号的相位信息。相位累加器的输出与波形存储器的地址线相连，相当于对波形存储器进行查表，这样就可以把存储在波形存储器中的信号抽样值（二进制编码值

9、）查出。在系统时钟脉冲的作用下，相位累加器不停的累加，即不停的查表。波形存储器的输出数据送到D/A转换器，D/A转换器将数字量形式的波形幅度值转换成一定频率的模拟信号，从而将波形重新合成出来。若波形存储器中存放的是正弦波幅度量化数据，那么D/A转换器的输出是近似正弦波的阶梯波，还需要后级的低通平滑滤波器进一步抑制不必要的杂波就可以得到频谱比较纯净的正弦波信号。图2.2所示为DDS各个部分的输出信号。由于受到字长的限制，相位累加器累加到一定值后，就会产生一次累加溢出，这样波形存储器的地址就会循环一次，输出波形循环一周。相位累加器的溢出频率即为合成信号的频率。可见，频率控制字K越大，相位累加器产生溢出的速度越快，输出频率也就越高。故改变频率字（即相位增量），就可以改变相位累加器的溢出时间，在参考频率不变的条件下就可以改变输出信号的频率。图2.2 DDS各部分输出波形2.2 FPGA简介数字集成电路从产生到现在，经过了早期的电子管、晶体管、小中规模集成电路，到大规模、超大规模集成电路（VLSIC）以与许多既有特定功能的专用集成电路的发展过程。但是，随着为电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路（Application Special Integrated Circuit, ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在 实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件（Field Programmable Logic Device, FPLD）,其中应用最广泛的当属CPLD和FPGA1。CPLD是复杂可编程逻辑器件（Complex Programmabl

《基于FPGA的数字信号发生器设计说明》由会员cn****1分享，可在线阅读，更多相关《基于FPGA的数字信号发生器设计说明》请在金锄头文库上搜索。