卷积码《通信原理》

卷积码 1．卷积码的基本原理 （1）卷积码的概念 卷积码是一种有记忆的非分组码，其监督码元不仅和当前的k比特信息段有关，而且还同前面个信息段有关，记作（n，k，N）。 （2）卷积码的参量 ①编码约束度 编码约束度是指一个码组中的监督码元监督的N个信息段，记为N。 ②编码约束长度 将nN称为编码约束长度。 （3）卷积码的实现 ①实现模型 图11-4 卷积码编码器一般原理方框图 图中编码器由三种主要元件构成，包括Nk级移存器、n个模2加法器和一个旋转开关。 ②实现分析 a．每个模2加法器的输入端连接到一些移存器的输出端，输出端接到旋转开关上； b．旋转开关将时间分成等间隔的时隙，在每个时隙中有k比特从左端进入移存器，并且移存器各级暂存的信息向右移k位； c．旋转开关每时隙旋转一周，输出n比特（n＞k）。 2．卷积码的代数表述 （1）监督矩阵H 截短监督矩阵一般形式 式中，In－k为（n－k）阶单位方阵；Pi为（n－k）×k阶矩阵；On－k为（n－k）阶全零方阵。 H1矩阵的末行为基本监督矩阵，即 （2）生成矩阵G 截短生成矩阵一般形式 式中，Ik为k阶单位方阵；Qi为k×（n－k）阶矩阵；Ok为k阶全零方阵。 矩阵第一行为基本生成矩阵，即 4．卷积码的解码 （1）卷积码的解码方法 ①代数解码 代数解码是指利用编码本身的代数结构进行解码，不考虑信道的统计特性的解码方式，如大数逻辑解码，又称门限解码。 ②概率解码 概率解码是指基于信道的统计特性和卷积码的特点进行计算的解码方式，又称最大似然解码，如序贯解码、维特比算法。 ③大数逻辑解码与维特比算法的区别 大数逻辑解码是基于卷积码的代数表述之上；维特比解码算法是基于卷积码的几何表述之上。 （2）大数逻辑解码 ①大数逻辑解码的一般工作原理 a．原理图 图11-5 大数逻辑解码一般工作原理 b．工作过程 首先将接收信息位暂存于移存器中，并从接收码元的信息位和监督位计算校正子；然后将计算得出的校正子暂存，并用它来检测错码的位置；最后利用信息位移存器输出端的模2加电路纠正。 ②大数逻辑解码算法 原理图11-5中的错码检测是采用二进制码的大数逻辑解码算法。它是利用一组正交校验方程进行计算进而检测错码。 a．正交校验方程：若被校验的信息位出现在校验方程组的每一个方程中，而其他的信息位至多在一个方程中出现，则称这组方程为正交校验方程； b．根据被错码影响了的方程数目在方程组中是否占多数来判断该信息位是否错了。 （3）卷积码的几何表述 ①码树图 移存器M1，M2和M3的初始状态000作为码树的起点。当输入信息位为“0”时，则状态向上支路移动；当输入信息位为“1”时，则状态向下支路移动。 图11-6 （3,1,3）卷积码的码树图 该码树图从第4个输入信息位开始，输出码元与第一位输入信息位无关，即此编码器的约束度N＝3。 ②状态图 将移存器M2和M3的四种状态规定代表符号为a，b，c和d： 图11-7 （3,1,3）卷积码状态图 ③网格图 用虚线表示输入信息位为“1”时状态转变的路线；用实线表示输入信息位为“0”时状态转变的路线。 图11-8 （3,1,3）卷积码网格图 （4）维特比解码算法 ①基本原理 将接收到的信号序列和所有可能的发送信号序列比较，选择其中汉明距离最小的序列认为是当前发送信号序列。 ②特点 维特比解码算法的复杂度随约束长度N按指数形式2N增长，故其适合约束度较小（N≤10）的编码。