微处理器接口芯片设计实例.pptx

单击此处编辑母版标题样式,微处理器接口芯片设计实例,微处理器接口芯片设计实例,12.1,可编程并行接口芯片设计实例,12.2 SCI,串行接口芯片设计实例,习,题与思考题,12.1,可编程并行接口芯片设计实例,凡是学习过微型计算机原理的读者都知道，,8255,是典型的可编程并行接口芯片，它广泛地应用于各种接口电路中为使设计的程序不过于复杂，这里所设计的芯片仅适用于,8255,的“,0,”型工作方式，即基本的输入,/,输出方式12.1.1,8255,的引脚与内部结构,1,外部引脚,8255,的引脚如图,12-1,所示它共有,40,条引脚，其中：,D0,D7,双向数据总线，用来传送数据和控制字读信号线，与其他信号线一起实现对,8255,接口的读操作写信号线，与其他信号线一起实现对,8255,接口的写操作,片选信号线，当它为低电平,(,有效,),时，才能选中该,8255,芯片，也才能对,8255,进行操作A0,A1,端口地址选择信号线8255,有,4,个端口：其中,3,个为输入,/,输出口，,1,个为控制寄存器端口具体规定如下：,A1A0,选择端口,00A,口,01B,口,10C,口,11,控制寄存器,通常,A0,、,A1,与,CPU,的地址总线,A0,和,A1,相连接。

RESET,复位信号输入，高电平有效复位后，,8255,的,A,口、,B,口、,C,口均被定义为输入PA0,PA7,、,PB0,PB7,、,PC0,PC73,个输入,/,输出端口的引脚，其输入,/,输出方向由软件来设定图,12-1 8255,的引脚图,2,内部结构,8255,的内部结构框图如图,12-2,所示从图,12-2,中可以看到，左边的信号与,CPU,总线相连，而右边的信号则与外设相连A,、,B,、,C,口的输出均有锁存能力，而输入都没有锁存能力,(,这一点与原,8255,芯片略有区别,),为,了控制方便，将,8255,的,3,个口分成,A,、,B,两组其中，,A,组包括,A,口的,8,条线,PA0,PA7,和,C,口的高,4,位,PC4,PC7,；,B,组包括,B,口的,8,条线,PB0,PB7,和,C,口的低,4,位,PC0,PC3,A,组和,B,组都分别由软件编程来加以控制图,12-2,8255,的内部结构框图,12.1.2,8255,的工作方式及其控制字,8255,有,3,种工作方式：方式,0,、方式,1,和方式,2,前面已经提到，为简化设计这里只设定为方式,0,1,8255,的方式,0,在,此方式下，,A,口的,8,条线、,B,口的,8,条线、,C,口的高,4,位对应的,4,条线和,C,口低,4,位对应的,4,条线可分别定义为输入或输出。

因为上述,4,部分的输入或输出是可以互相独立来定义的，故它们的输入,/,输出组合有,16,种另外，在方式,0,的情况下，,C,口还具有按位置位和复位的能力，这一点将在后述的控制字中详述2,控制字,8255,具有很强大的功能，其不同功能的实现是通过对控制器写不同控制字来实现的8255,有两种控制字：方式控制字和,C,口位操作控制字1,),方式控制字,8255,的方式控制字的格式如图,12-3,所示方式控制字的标志是控制字的最高位为“,1,”，即图中的,b7,位为“,1,”图,12-3,8255,的方式控制字的格式,如果现在设定,A,口为输入口，,B,口为输出口，,C,口的低,4,位为输入，,C,口的高,4,位为输出，那么控制字的格式应,为,控制字的值为,91H,，那么将该控制字写向控制寄存器，就会使,8255,处于所设定的工作方式2)C,口位操作控制字,C,口位操作控制字的格式如图,12-4,所示图,12-4,C,口位操作控制字的格式,该控制字和方式控制字的区别在于：控制字的最高位,(b7,位,),为“,0,”，用此位作为软开关可将控制字写入不同的控制寄存器例如，当,PC,口作为输出口时，用如下控制字,：,其值为,0DH,。

将此值送控制寄存器地址就可以使,PC6,置“,1,”12.1.3,8255,的结构设计,由,图,12-2,所示的,8255,内部结构框图可知，该芯片应由,3,种逻辑电路构成：锁存器、组合逻辑电路和三态缓冲器1.,锁存器,锁,存器用于锁存数据在,8255,的结构中应定义,7,个锁存器，它们是：,pa_latch,A,口输出锁存器，,8,位；,pb_latch,B,口输出锁存器，,8,位；,pcl_latch,C,口低,4,位输出锁存器；,pch_latch,C,口高,4,位输出锁存器；,ctrreg,方式控制字寄存器；,bctrreg,C,口位控制字寄存器，,4,位；,ctrregF,选择标志寄存器，,1,位当,该标志寄存器为“,1,”时，数据存入方式控制字寄存器；当它为“,0,”时，数据的低,4,位存入,C,口控制字寄存器2,三态缓冲器,在,8255,芯片中数据线,D0,D7,和端口,PA,、,PB,、,PC,都可以是双向的因此，在设计该部分逻辑与外部接口时，必须是三态的，即这些引脚都应为三态双向引脚3,组合逻辑电路,除,上述两类电路外，余下的基本上是选择电路或译码电路12.1.4,8255,芯片的,VHDL,描,述,由于,该,VHDL,描述的程序模块将在,MAX+plus,的工具上进行编译、综合和仿真，因此程序中应采用,RTL,描述方式。

例,12-1】8255,芯片的,VHDL,描述程序本程序清单的前,4,条说明语句用于所引用的,IEEE,库接着,8,行是,8255,的实体描述，其中输入,/,输出引脚与,8255,定义相同在这里只是将,PC,口的,8,条线分成高,4,位和低,4,位而已由于,pa,、,pb,、,pc,和,d,都是双向的，因此在这里也定义成双向8255,的构造体由,5,个进程构成，它们是读进程、写进程和形成,pa,、,pb,、,pc,三态输出的三个进程下面对构造体中的有关问题作一说明1,构造体中各信号的定义和说明,1,),内部总线,在,构造体中定义了两条内部总线,internal_bus_in,和,internal_bus_out,，所有,8,位数据的输入或输出在,8255,芯片内部都是通过这两条总线实现的2,),锁存器和寄存器输出,构,造体中信号,pa_latch,、,pb_latch,及,pc_latch,是,8255,芯片中,A,口、,B,口及,C,口锁存器的输出信号,ctrreg,是方式控制寄存器的输出其,他信号是为了内部连接而引入的，请读者自行理解2,写进程,8255,在方式,0,下写进程的流程图如图,12-5,所示。

在写进程最前面是将写,8255,时的最高数据位送标志寄存器保存，以便以后在判别,是方,式控制字还是位控制字时使用这里的标志寄存器采用的是变量,ctrregF,，而没有采用信号量当复位信号有效,(reset=1),时，对,8255,芯片进行初始化前面提到,8255,芯片复位后所有端口都处于输入方式，故方式控制寄存器初始化值应为,9BH,，其他均设置为“,0,”图,12-5,写进程的流程图,如果是写状态，则根据数据线,D0,D7,送来的不同数据及地址线,A0,A1,的不同状态，将数据写入控制寄存器或,pa,、,pb,、,pc,各输出锁存器程序中的,CASE,语句用来实现,C,口的位控功能当写控制寄存器的控制字为位控字,(b7=0),时，,b3,b0,的值就写入位控寄存器位控寄存器的输出经译码,使,C,口的某一位置位或复位这,里的位控寄存器,bctrreg_v,定义成一个变量将其定义成信号量是否可以？会出现什么结果呢？请读者自行思考3,读进程,读,进程的程序如例,12-1,所示其工作过程是当选片信号有效,(CS,=0),和读信号有效,(RD=0),时，从,A,口、,B,口或,C,口读入外部设备提供的数据。

注意，在本设计中所有端口输入都是不锁存的由,于读进程程序比较简单，因此这里不再用流程图说明要注意的是，该读进程还描述了最终送数据总线,D0,D7,的数据是通过三态缓冲器来实现的12.1.5 8255,芯片,VHDL,描述模块的仿真,前,面详细解释了,8255,芯片的,VHDL,描述程序的各组成部分为了证明该程序模块的正确性，我们用,MAX+puls,的仿真器进行了实际仿真，其仿真波形如图,12-6,所示图,12-6,8255,芯片,VHDL,模块的仿真波形,图,12-6,中，开始,reset,施加高电平,(“1,”,),，使,8255,芯片复位，所有端口都处于输入方式接着向方式控制寄存器写控制字,90H,，使得,A,口变为输入口，,B,口、,C,口变为输出口然后向控制寄存器写,0FH,数据，从仿真波形中可以看到，写完后,pch,输出变为,8H,0FH,是位控控制字，它使,C,口的最高位置“,1,”将数据总线,D0,D7,的值改为,FFH,，再将该数据写入,C,口，在写操作完成后,C,口变为,FFH,下面再向控制寄存器写位控控制字,02H,该字表明要将,pc1,位清零在写操作完成后，,pc1,变为,DH,，表明,pc1,位已清零,。

再改变,A,口的输入数据值，使其成为,66H,，读,A,口就从,A,口得到,66H,值并从,D0,D7,输出改变,D0,D7,数据上的值，使其成为,99H,，并将该值写向,B,口，那么在该写操作完成后，在,B,口输出端即得到,99H,输出值由,上述分析可知，该,8255,芯片的,VHDL,描述模块的仿真结果是正确的，完全符合,8255,方式,0,的输入,/,输出功能12.2,SCI,串行接口芯片设计实例,目前最常见的串行接口芯片有,8251,和,8250,，同样为了简化设计，这里只举一个固定信号格式的串行接口芯片,SCI,的设计12.2.1,SCI,的引脚与内部结构,1,外部引脚,SCI,的引脚如图,12-7,所示，它共有,20,个引脚，其中,17,个是有效的输入,/,输出信号引脚CLK,时钟信号；,RESET,复位输入；,RXD,串行数据输入；,读信号输入；,写信号输入；,片选输入；,TXD,串行发送数据输出；,rdFULL,接收寄存器“满”信号输出；,tdEMPTY,发送寄存器“空”信号输出；,D0,D7,数据总线输入,/,输出端注,意：,D0,D7,是双向三态输入,/,输出端2,内部结构,SCI,芯片的内部结构如图,12-8,所示。

它由状态发生器、串并变换器、并串变换器、锁存器和三态缓冲器组成由图,12-8,可知，该,SCI,芯片的功能和性能是固定的，而不是程序可编的图,12-8,SCI,芯片的内部结构框图,12.2.2,串行数据传送的格式与同步控制机构,1,串行数据传送的格式,SCI,芯片以固定的串行数据传送格式来传送数据传送一个数据或一个字符共需,10,位，即,1,位启动位、,8,位数据位或,1,个字符、,1,个校验位、,1,个停止位为了能对位进行正确的操作，选取的每位数据位应包含,4,个时钟,(CLK),周期为了得到串行数据传送的波特率,(,例如,9600 b/s),，外部时钟应选取为,38.4kHz,2,串行数据传送的控制机构,在,异步串行数据传送时，由于没有专门提供同步信号，因此只能从所传送的信号中提取同步信息，例如数据的启动位就为,SCI,的串并变换提供启动信号1,),串行数据接收的同步控制,在,串行数据接收的同步控制器中设置了一个,6,位的计数器，高,4,位为,sh_r,，低,2,位为,sl_r,利用该计数器的计数状态可实现串行数据接收的同步控制计数器的状态与串行数据接收、发送过程的波形关系如图,12-9,所示。

图,12-9,计数器的状态与串行数据接收、发送过程的波形关系,从图,12-9,中可以看到，在,RXD,端的启动位。