《寄存器和计数器》PPT课件.ppt

第第19章章 寄存器和计数器寄存器和计数器 第第19章章 寄存器和寄存器和计计数器数器19.1 寄存器寄存器19.2 同步同步计计数器数器19.3 异步异步计计数器数器19.4 任意任意进进制制计计数器的构成方法数器的构成方法习题习题19 第第19章章 寄存器和计数器寄存器和计数器19.1 寄存器寄存器19.1.1数码寄存器数码寄存器是用于存放二进制代码的电路图所示是利用触发器的记忆功能构成的寄存器，它是由四个D触发器(F0F3)组成的，有D0D3四个数据输入端，Q0Q3四个输出端CP为脉冲输入端，RD为各触发器的清零端，低电平有效 第第19章章 寄存器和计数器寄存器和计数器图19.1四位数码寄存器 第第19章章 寄存器和计数器寄存器和计数器19.1.2移位寄存器1.单向移位数码寄存器图所示是用四个D触发器组成的四位右移寄存器，其中F3是最高数码触发器，F0是最低数码触发器，四个触发器共用同一个时钟脉冲CP信号，因此称为同步时序电路F0的D0端是串行输入，每当CP脉冲沿来到时，输入的数码被移入到F0触发器，而每个触发器的状态在CP脉冲的作用下，也同时移入下一位触发器，最高位触发器的状态从串行输出端移出寄存器。

第第19章章 寄存器和计数器寄存器和计数器图19.2四位右移寄存器 第第19章章 寄存器和计数器寄存器和计数器例19.1有一组串行数据1011，依次送入四位右移寄存器，试画出四位右移寄存器的电路、状态表和工作波形图解根据题意画出如图所示的电路图和波形图，状态表如表所示（输入数据为1011） 第第19章章 寄存器和计数器寄存器和计数器图19.3例图(a)例四位右移寄存器的电路 第第19章章 寄存器和计数器寄存器和计数器图19.3例图(b)例波形图 第第19章章 寄存器和计数器寄存器和计数器表19.1四位右移寄存器状态表 第第19章章 寄存器和计数器寄存器和计数器2.双向移位寄存器由单向移位寄存器的工作原理可知，双向移位寄存器的左移和右移功能是在单向寄存器的基础上增加左移或右移功能，另外加上一些控制电路和控制信号即可构成双向移位寄存器如图所示为集成四位双向移位寄存器74LS194的引脚图，其功能表如表所示 第第19章章 寄存器和计数器寄存器和计数器图19.4四位双向移位寄存器74LS194引脚图 第第19章章 寄存器和计数器寄存器和计数器表19.2四位双向移位寄存器74LS194功能表 第第19章章 寄存器和计数器寄存器和计数器19.2 同步同步计计数器数器19.2.1同步二进制计数器1.同步二进制加法计数器根据二进制加法运算的规则，在一个多位二进制数的末位加1时，若其中的第i位以下的各位皆为1，则第i位应改变状态（由0变1或由1变0）。

而最低位在每次加1时其状态都要改变按照上述规则，最低的3位数都改变了状态，而第4位未变利用这一特点，可使用JK触发器组成一个四位同步二进制加法计数器，如图所示从图上可知，各触发器受同一CP脉冲控制，其触发器的翻转与CP脉冲的下降沿同步 第第19章章 寄存器和计数器寄存器和计数器图19.5四位同步二进制加法计数器逻辑图 第第19章章 寄存器和计数器寄存器和计数器对图的时序电路分析如下输出方程:C=Q3Q2Q1Q0驱动方程:J0=K0=1J1=K1=Qn0J2=K2=Qn1Qn0J3=K3=Qn2Qn1Qn0 第第19章章 寄存器和计数器寄存器和计数器将驱动方程代入触发器的特性方程,得到根据状态方程可作出电路的状态转换表，如表所示 第第19章章 寄存器和计数器寄存器和计数器表19.3四位同步二进制加法计数器状态转换表 第第19章章 寄存器和计数器寄存器和计数器根据状态转换表，可画出状态转换图和各触发器输出端的波形图，如图和图所示 第第19章章 寄存器和计数器寄存器和计数器图19.6四位同步二进制加法计数器状态转换图 第第19章章 寄存器和计数器寄存器和计数器图19.7四位同步二进制加法计数器波形图 第第19章章 寄存器和计数器寄存器和计数器2.同步二进制减法计数器根据二进制减法计数器的运算规则可知，从多位二进制数减1时，要求每输入一个计数脉冲，最低位触发器要翻转一次，而其它触发器只能在其低位触发器均为0时，在计数脉冲CP的作用下才翻转。

用JK触发器构成四位同步二进制减法计数器如图所示 第第19章章 寄存器和计数器寄存器和计数器图19.8四位同步二进制减法计数器逻辑图 第第19章章 寄存器和计数器寄存器和计数器根据图的逻辑电路可写出驱动方程:输出方程: 第第19章章 寄存器和计数器寄存器和计数器将驱动方程代入JK触发器的特性方程式中,得到电路的状态方程：根据状态方程，可作出状态转换表，其中C为进位 第第19章章 寄存器和计数器寄存器和计数器表19.4四位同步二进制减法计数器状态转换表 第第19章章 寄存器和计数器寄存器和计数器根据状态转换表，可画出状态转换图和各触发器输出端的波形图 第第19章章 寄存器和计数器寄存器和计数器图19.9四位同步二进制减法计数器状态转换图 第第19章章 寄存器和计数器寄存器和计数器图19.10四位同步二进制减法计数器各触发器输出端的波形 第第19章章 寄存器和计数器寄存器和计数器19.2.2同步十进制计数器1.同步十进制加法计数器图所示为由四个JK触发器和门电路构成的同步十进制加法计数器 第第19章章 寄存器和计数器寄存器和计数器图19.11同步十进制加法计数器逻辑图 第第19章章 寄存器和计数器寄存器和计数器根据图的逻辑关系，写出电路的驱动方程：J0=K0=1J1=K1=Qn3Qn0J2=K2=Qn1Qn0J3=K3=Qn2Qn1Qn0+Qn3Qn0输出方程：C=Qn3Qn0 第第19章章 寄存器和计数器寄存器和计数器将上面的式子代入JK触发器的特性方程可得到：由上面的的状态转换方程可列出状态转换表。

第第19章章 寄存器和计数器寄存器和计数器表19.5同步十进制加法计数器状态转换表 第第19章章 寄存器和计数器寄存器和计数器状态转换如图所示根据图可画出各触发器输出端的波形图，如图所示 第第19章章 寄存器和计数器寄存器和计数器图19.12同步十进制加法计数器状态转换图 第第19章章 寄存器和计数器寄存器和计数器图19.13同步十进制加法计数器各触发器输出端波形图 第第19章章 寄存器和计数器寄存器和计数器2.同步十进制减法计数器图所示是同步十进制减法计数器的逻辑图，它是从同步二进制减法计数器电路的基本上演变过来的，其工作原理请读者自行分析 第第19章章 寄存器和计数器寄存器和计数器图19.14同步十进制减法计数器逻辑图 第第19章章 寄存器和计数器寄存器和计数器19.3 异步异步计计数器数器19.3.1异步二进制计数器1.异步二进制加法计数器图所示是由JK触发器组成的四位异步二进制加法计数器的逻辑图 第第19章章 寄存器和计数器寄存器和计数器图19.15异步二进制加法计数器逻辑图 第第19章章 寄存器和计数器寄存器和计数器根据图的逻辑图，可分别写出时钟方程、驱动方程和状态方程时钟方程：CP0=CP,CP1=Qn0，CP2=Qn1，CP3=Qn2驱动方程：J0=K0=1，J1=K1=1，J2=K2=1，J3=K3=1状态方程： 第第19章章 寄存器和计数器寄存器和计数器状态转换图如图所示。

图19.16异步二进制加法计数器状态转换图 第第19章章 寄存器和计数器寄存器和计数器由状态转换图可画出各触发器输出端的状态转换波形图，如图所示 第第19章章 寄存器和计数器寄存器和计数器图19.17异步二进制加法计数器状态转换波形图 第第19章章 寄存器和计数器寄存器和计数器2.异步二进制减法计数器图所示为由JK触发器组成的四位异步二进制减法计数器的逻辑图 第第19章章 寄存器和计数器寄存器和计数器图19.18四位异步二进制减法计数器逻辑图 第第19章章 寄存器和计数器寄存器和计数器 根据图所示的逻辑图，可分别写出时钟方程、驱动方程和状态方程时钟方程：CP0=CP，CP1=Qn0，CP2=Qn1，CP3=Qn2驱动方程：J0=K0=1，J1=K1=1,J2=K2=1,J3=K3=1状态方程: 第第19章章 寄存器和计数器寄存器和计数器状态转换如图所示图19.19四位异步二进制减法计数器状态转换图 第第19章章 寄存器和计数器寄存器和计数器由状态转换图可画出各触发器的输入端和输出端波形图，如图所示图19.20四位异步二进制减法计数器输入输出波形图 第第19章章 寄存器和计数器寄存器和计数器19.3.2异步十进制加法计数器图所示是一个异步十进制加法计数器的逻辑电路，它由4个JK触发器组成，将4位异步十进制加法计数器修改后,能保存00001001共10个状态，而跳过10101111共6个状态，从而实现十进制计数。

由图所示逻辑图，可分别写出时钟方程、驱动方程和输出方程 第第19章章 寄存器和计数器寄存器和计数器图19.21异步十进制加法计数器逻辑图 第第19章章 寄存器和计数器寄存器和计数器时钟方程：CP0=CP，CP1=Qn0，CP2=Qn1，CP3=Qn0=CP1驱动方程：J0=K0=1;J1=Qn3,K1=1J2=K2=1J3=Qn2Qn0,K3=1输出方程：C=Qn3Qn0 第第19章章 寄存器和计数器寄存器和计数器状态方程:状态转换如图所示 第第19章章 寄存器和计数器寄存器和计数器图19.22异步十进制加法计数器状态转换图 第第19章章 寄存器和计数器寄存器和计数器由图可画出各触发器输入端和输出端波形图，如图所示 第第19章章 寄存器和计数器寄存器和计数器图19.23异步十进制加法计数器各触发器输入和输出端波形图 第第19章章 寄存器和计数器寄存器和计数器19.4 任意任意进进制制计计数器的构成方法数器的构成方法19.4.1中规模集成电路计数器1.四位同步二进制加法计数器图所示为集成四位同步二进制加法计数器74LS161的逻辑功能图 第第19章章 寄存器和计数器寄存器和计数器图19.2474LS161芯片引脚图 第第19章章 寄存器和计数器寄存器和计数器74LS161的功能如表所示(“”为上升沿)。

第第19章章 寄存器和计数器寄存器和计数器表19.674LS161功能表 第第19章章 寄存器和计数器寄存器和计数器2.同步二进制可逆计数器图为4位同步二进制可逆计数器74LS191的芯片引脚图，其逻辑功能如表所示(“”为上升沿) 第第19章章 寄存器和计数器寄存器和计数器图19.2574LS191芯片引脚图 第第19章章 寄存器和计数器寄存器和计数器表19.774LS191逻辑功能表 第第19章章 寄存器和计数器寄存器和计数器3.同步十进制计数器1)同步十进制加法计数器图为集成十进制同步加法计数器74LS160芯片引脚图，其逻辑功能如表所示(“”为上升沿) 第第19章章 寄存器和计数器寄存器和计数器图19.2674LS160芯片引脚图 第第19章章 寄存器和计数器寄存器和计数器表19.874LS160逻辑功能表 第第19章章 寄存器和计数器寄存器和计数器2)同步十进制可逆计数器图为集成十进制同步可逆计数器74LS190芯片引脚图，其逻辑功能如表所示(“”为上升沿) 第第19章章 寄存器和计数器寄存器和计数器图19.2774LS190芯片引脚图 第第19章章 寄存器和计数器寄存器和计数器表19.974LS190逻辑功能表 第第19章章 寄存器和计数器寄存器和计数器4.异步计数器图19.28(a)为集成异步二五十进制计数器74LS290芯片引脚图。

它实际上是一个一位二进制数器和一个五进制计数器两部分的组合，图19.28(b)为74LS290的电路结构图图中的R0A和R0B为置0输入端，S9A、S9B为置9输入端表19.10为74LS290的功能表 第第19章章 寄存器和计数器寄存器和计数器图19.2874LS290(a)芯片引脚图；(b)电路结构图 第第19章章 寄存器和计数器寄存器和。