硬件设计技术提高系列-ECL电平研究-李晶v0.1.pdf

硬件设计技术提高系列-ECL 电平研究 李晶 硬件设计技术提高系列 ECL 电平研究V0.1 李晶 2011-12 硬件设计技术提高系列-ECL 电平研究 李晶 版本版本 作者作者 描述描述 日期日期 0.1 李晶 初始版本 2011-12-14 硬件设计技术提高系列-ECL 电平研究 李晶 LVPECL 电平研究 1.1. ECL电平介绍 1.1.1. ECL电平的由来 TTL 电路在电路转换时由于多发射极晶体管对电流的反抽作用，加速了晶体管基区储存电荷的释放，从而有效地提高了电路的开关速度；而 STTL 电路由于采用肖特基箝位晶体管和新工艺，抑制了晶体管的过饱和及寄生电容，使电路速度进一步提高，但它仍没能完全摆脱“饱和”这一工作状态。

为了适应数字系统在超高速方面的需求，研究人员做了大量的研究工作，研制出最典型的超高速电路----发射极耦合逻辑(ECL)集成电路该电路中的晶体管工作在放大和截止两个状态，而不进入饱和区，这就从电路结构和设计上，根除了常规 TTL 电路中晶体管从饱和到截止状态转换时所需释放超量存储电荷的“储存时间” ，也没有 STTL 电路因采用 SBD 箝位而带来的附加寄生电容，因而 ECL 电路的速度很高，电路的平均延时可以做到几个 ns 甚至亚纳秒数量级 由于电路中晶体管是工作在放大状态，因此电路功耗相对较大，也就是说电路速度的提高是以牺牲功耗换取的近年来经过改进的电路结构和采用新工艺，使 ECL 电路不仅达到超高速，而且功耗也有明显降低目前 ECL 电路的平均延迟时间在亚纳秒数量级的单元电路功耗可降至几毫瓦的数量级，使 ECL 电路成为数字系统中无以匹敌的重要角色 第一个电流型逻辑电路是 1962 年由 Motorola 提出的 1.1.2. ECL电平的分类 VCC VEE VBB VOH VOL 算法 VCC-1.3 VBB+0.4 VBB-0.4 PECL 5.0V 0V 3.7V 4.1V 3.3V LVPECL 3.3V 0V 2V 2.4V 1.6V 2.5VPECL 2.5V 0V 1.2V 1.6V 0.8V 2.5VNECL 0V -2.5V -1.3V -0.9V -1.7V LVNECL 0V -3.3V -1.3V -0.9V -1.7V NECL 0V -5.0V -1.3V -0.9V -1.7V 硬件设计技术提高系列-ECL 电平研究 李晶 1.1.3. ECL电路分析 ECL 电路中的基本门是或/或非门，ECL 基本逻辑门的三个组成部分如图所示： – 差分放大器输入电路 (射极耦合电流开关)； – 温度-电压补偿偏压网络 (参考电压源)； – 射极跟随器输出电路 （可以是射极开路输出） VEE779Ω RE 50KΩ RP 50KΩ RP220Ω RC1 245Ω RC22KΩ R02 2KΩ R014.98 R2 6.1KΩ R3D1D2907Ω R1T3T4或非或T5T2T1BT1AVC1 VC2VCCABVBBKΩ 电路中 T1A、T1B、T2管、RC1、RC2和 RE组成射极耦合电流开关，它是 ECL 电路的核心部分，其中T2管为定偏管，从 VC1,VC2获得或/或非输出。

T5,D1,D2,R1～R3构成参考电压源，为 Q2 提供固定的基极偏置电压 VBB， T3,T4为射极开路的射极输出器，作为电路的输出级，以解决输入与输出电平的匹配问题 硬件设计技术提高系列-ECL 电平研究 李晶 1.1.3.1. 射极耦合电流开关 VEERC1RC2VCCVEERC1RC2VCCIEIEIE射极耦合电流开关实际是一个一边为固定输入，另一边为大信号多输入端的射极耦合差分级，其工作原理与单端输入，双端输出的差分放大器非常类似，但它只起信号传递作用工作特点：  根据输入，或 T1 导通或 T2 导通，构成电流开关  输入阻抗高：RE > RC1 和 RC2，负反馈作用很强，它不仅使 ECL 电路的输入阻抗高，而且使晶体管稳定可靠地工作在放大区  电路速度很快、交流性能好，RP为下拉电阻，为输入晶体管的反向漏电流提供通路，并保证了不用的输入端固定在 0 电平 输入 A、B 都是低电平，T1A、T1B截止、T2导通； VE=VBB-VBE2=-1.29-0.8=-2.09V IE2=(VE-VEE)/RE=3.11/779≈4mA VC1=0V VC2=-IC2RC2≈-IE2RC2=-0.98V 只要输入有一个高电平，T1A或 T1B导通、T2截止； VE=VIH-VBE1=-0.9-0.8=-1.7V IE1=(VE-VEE)/RE=3.50/779≈4.5mA VC1=-IC1RC1≈-IE1RC1=-0.98V VC2=0V 可以看出 VC1=~(A+B) VC2=A+B 1.1.3.2. 参考电压源 设计原则：  VOH＝VBB＋VL/2； 硬件设计技术提高系列-ECL 电平研究 李晶  VOL＝VBB－VL/2； 定偏电压： 55EED 15 12111212V +2V=R +R21BBBBEBEEEBEVVVRVRRVVRRRR=−×−=+−++1.1.3.3. 射极跟随器 T3和 T4构成电路输出级，射极跟随器的作用：  保持输出相位不变，逻辑关系不变；  实现输出电平的位移，防止输入管饱和，使输入、输出电平匹配；  射极跟随器输出阻抗低，提高了负载能力。

VOH=0-VBE=-0.80V VOL=-IE1RC1-VBE=-IE2RC2-VBE=-1.78V 要求 IE1RC1=IE2RC2 1.1.3.4. 电平分析 一般来说，ECL 电路的负电源为-5.2V，T1,T2的集电极直接对地输出(VCC=0)，且以“地”作为参考电平， 其典型的逻辑低电平 VOL=-1.75V,逻辑高电平 VOH=-0.924V,而VBB=-1.29V 为逻辑电平的中间值 当电路的输入端由-1.75V变为-0.924V(输入端A或B由0变为1),VC1由0V变为-0.98V,即输入管T1,T2起了反相器的作用，此时 VC2由-0.98V 变为 0V(或者由 0 变为 1),即定偏管 T2 是同相输出 1.1.3.5. ECL的直流电压传输特性 硬件设计技术提高系列-ECL 电平研究 李晶 IIIIII-2.0-1.6-1.2-0.8-0.4-1.950-1.750-1.550-1.350-1.150-0.950-0.750输入电平Vi(V)输出电平Vo(V) 第 I 区域( VinVIHmin ) T1 导通, T2 截止; VOR=VOH， VNOR= VOL=-IC1RC1-VBE, 随 Vin 增加，IC1 增加， VNOR 下降； Vin>-0.4V, T1 饱和, VNOR 随 Vin 增加而增加。

1.1.4. ECL电平之间的匹配 如图所示， 最标准的匹配方式就是直接过 50 欧姆电阻下拉到 VCC-2.0V 的参考电平上， 由于 ECL 电平 14mA 的输 出电流在 50 欧姆上的压降为 0.5V，所以连接点的直流偏置电压 VCOM=VBB=VCC-1.3V 硬件设计技术提高系列-ECL 电平研究 李晶 VEE779Ω RE 50KΩ RP 50KΩ RP220Ω RC1 245Ω RC22KΩ R02 2KΩ R014.98 R2 6.1KΩ R3D1D2907Ω R1T3T4T5T2T1BT1AVC1 VC2VCCABVBBKΩ VEVEE779Ω RE 50KΩ RP 50KΩ RP220Ω RC1 245Ω RC22KΩ R02 2KΩ R014.98 R2 6.1KΩ R3D1D2907Ω R1T3T4或非或T5T2T1BT1AVC1 VC2VCCVBBKΩ VE50Ω VCC-2.0VVCOM=VBB=VCC-1.3V1.2. 差分ECL 1.2.1. 差分ECL电路 VEEVCCVBB1.2.2. 输入输出结构 LVPECL 电平的输入输出结构如下图，右侧的输入内置了直流偏置电阻： 硬件设计技术提高系列-ECL 电平研究 李晶 VccVccVccVccVcc-2.0VLVPECL 驱动器50欧VccVccVccVccVCC-2.0VLVPECL 驱动器Vcc-1.3V1k1kIN+IN-50欧50欧。