2022年计算机组成原理复习题答案.pdf
13页
计算机组成原理坑爹复习题（仅供参考）一、 选择题（说明，这里的答案选项是上课老师那套复习题的答案，后面的是选项内容，括号内容是考点）1、C CPU存取一条指令加上执行这条指令的时间（考CPU指令周期）2、D SS型3、D 19,8 4、D 16,16 5、C PCI总线概念6、B -45（补码）7、B 存储一个机器字的所有存储元集合8、A 同一个 CPU周期中，可以并行执行的微操作叫做相容性微操作9、B 主存单元10、C 1.00010（小数点左右不相同）11、B 1MB （分辨率 *颜色字节数）12、D 除了 CPU和内存以外的其他设备（考外部设备）13、D cache、主存贮器和外存贮器14、A （10011001）2（考不同进制数值大小比较）15、 C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址16、B 0-2MB 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 13 页 - - - - - - - - - 17、A 解决 cache和 cpu 匹配速度18、5000 波特率19、主存单元20、B独立请求方式A.菊花链方式C.电路故障（一共三个空的选项）21、A EA=(X)+D 22、B 中断服务例行的入口地址23、A 操作系统24、A RISC主要目标减少操作数25、D 移码二、 填空题（字母表示空格，例如A 是第一个空格）1、 计算机系统中的存储器分为A内存和 B外存在 CPU执行程序时必须将指令存放在C内存2、 总线仲裁部件通过采用A 集中式 策略或 B 分布式策略，选择其中一个总设备作为总线的下一次主方，接管C 总线3、 * 执行的标准总线追求与A 结构B CPU （B 指第二个空格）C技术无关的开发标准。
4、 Cache是一种 A 高速缓冲 存储器，是为了解决 CPU和主存之间 B 速度 不匹配而采用的一项重要硬件技术，C 指令 cache与数据 cache 分设体系名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 13 页 - - - - - - - - - 5、 计算机系统中，下列部件都能存储信息主存CPU cache磁带磁盘，按照CPU存取速度排列，由快到慢依次为 A CPU cache主存磁盘磁带， 内存包括 B 属于外存的是C6、 一般来讲，取指令周期中从内存读取的信息流是A 指令流，一定送往 B指令 寄存器，在执行周期中，从内存读出的信息流逝C数据流7、 一个较完善的指令系统应包括A数据 类指令， B算术类指令， C逻辑类指令，程序控制类指令，I/O 类指令，字符串类指令，系统控制类指令8、 PCI是一个与处理器无关的A高速外围总线它采用 B同步时序协议，和 C集中 式仲裁策略9、 根据操作数所在位置， 操作数在寄存器中， 为 A寄存器 寻址方式，操作数地址在寄存器，为B间接 寻址方式，操作数在指令中，为 C立即 寻址方式。
10、 计算机硬件包括A 存储器，B 控制器 ， C 运算器 ，适配器，输入 /输出设备11、 存储器的技术指标是A 容量 ， B存取时间， C存取周期和存储器带宽12、 用 16K X 8位 EPROM 芯片组成 128K X 32 位的只读存储器，则数据寄存器 A32 位， 地址寄存器B17 位，共有 EPROM芯片 C32 个名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 13 页 - - - - - - - - - 三、 简答题1、 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流2、 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？答：指令周期：取出一条指令并且执行这条指令的时间；机器周期：又称cpu周期， cpu一次访问内存的时间，通常用内存中读取一个指令字的最短时间来规定CPU周期时钟周期：处理操作的最基本单位CPU的主频 ) 指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。
3、 PCI总线中，三种桥的名称是什么？桥的功能是什么？PCI总线上有 HOST桥、PCI/LAGACY 总线桥、 PCI/PCI桥桥在PCI总线体系结构中起着重要作用，它连接两条总线， 使彼此间相互通信桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表桥可以实现总线间的猝发式传送，可使所有的存取都按CPU的需要出现在总线上由名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 13 页 - - - - - - - - - 上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作4、 在寄存器 -寄存器型，寄存器 -存储器型，和存储器 -存储器型，三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？依据是什么？答：存储器 -存储器型时间最长，寄存器-寄存器型时间最短，因为前者要两次访问内存，而后者不用访问内存！5、 简述 cache的基本原理Cache1. CPU与 CacheCache与主存之间的 数 据 交 换 是 以 块 为 单 位 。
一 个 块 由 通 常 若 干 定 长 的 字 组 成 2.因此 Cache的基本原理是当 CPU是将存放该字的内存地址同时发给CacheCache控制逻辑CacheCPUCPU无需再访问主存让主存访问失CPU与此同时把含有这个字的数据块从主存读出并装入到 Cache中 Cache中较旧的内容块替换掉 这种替换控制由始终管理 Cache使用情况的硬件逻辑电路来实现最常用的替换算法为LRU6、 通常，计算机中的基本逻辑运算是哪4 种？若某控制字有8 位（D7-D0） ，现要使 D6D4D2D0保持不变，其余各位清0，问如何实现？答：与、或、非、异或，和01010101相与7、 已知某 8 位机的主存采用半导体存储器，地址码为18 位，采用 4K X 4位的 SRAM芯片组成该机所允许的最大主存空名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 13 页 - - - - - - - - - 间，并选用模块条形式，问：a,每个模块条为 32K X 8位，共需几个模块条？（182*8）/（32k*8）=8（个）b,每个模块条内有多少片RAM芯片？（152/122）*（8 位/4 位）=16 即（32K X 8 ）/4K X 4=16 （片）c,主存共需多少 RAM芯片？4*16=64（片）8、 什么是刷新？刷新操作有哪两种方式，各有什么特点？刷新：对 DRAM 定期进行的全部重写过程；集中式刷新、分布式刷新集中式刷新： DRAM 的所有行在每一个刷新周期中都被刷新分布式刷新：每一行的刷新插入到正常的读、写周期之中9、 求十进制 -113 的原码表示，反码表示，补码表示（用8 位二进制表示，并设最高位为符号位，真值为7 位）原码： 11110001 反码： 10001110 补码： 10001111 四、 分析与设计1、 执行一段程序时， cache完成存取的次数为3800 次，主存完成存取次数为200 次，已知 cache存取周期为 50ns，主存为 250ns，求主存系统的效率和平均访问时间。
名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 13 页 - - - - - - - - - h=95.020038003800mNNNCCnsnsetthrrensnsttCacm60833.0/50%3 .8395.0*)51(51)1 (1550250r平均访问时间 60ns 效率 83.3% 指令格式如下所示， OP为操作码字段，试分析指令格式特点31 26 25 22 21 18 17 16 15 0 OP 源寄存器变址寄存器偏移量1、双字长二地址指令2、操作字段 op 为 6 位，可以指定 64 钟操作（指令）3、一个操作数在源寄存器（共4 个） ，另一个操作数在存储器中（由变址寄存器和位移量决定） ，所以是 RS型指令2、 某计算机字长 32 位，有 16 个通用寄存器， 主存容量为 1M字，采用单字长二地址指令，共有64 条指令，试采用四种指令方式（寄存器，直接，变址，相对）设计指令格式名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 13 页 - - - - - - - - - 3、 用 32K X 16 位 EEPROM 芯片组成 128K X 16位的只读存储器。
问：（1）、数据寄存器和地址寄存器各多少位？共需多少个EEPROM 芯片？数据寄存器 16 位，地址寄存器 17 位共需要 4 个（2）、画 出此 存储 器组成框图名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 13 页 - - - - - - - - - 4、 参见课本 P140的数据通路，画出指令“STA ，R1（R2） ”的指令周期流程图，其含义是将寄存器 R1的内容传送至（R2）地址的单元中，标出各微操作信号序列名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 13 页 - - - - - - - - - 5、 存储器容量为 128M，字长为 64 位，模块数 m=8，分别用顺序方式和交叉方式进行组织存储周期T=200ns ，数据总线宽度为 64 位，总线周期为 t=50ns，问顺序存储器和交叉存储器的带宽各是多少？顺序存储器和交叉存储器连续读出m=8 个字的信息总量是：64*8=512 位顺序存储器和交叉存储器连续读出m=8 个字的时间分别是：t1=mT=8*200ns=1600ns T2=T+(m-1)t=200ns+7*50ns=550ns 所以带宽分别为；W1=q/t1=512/(1600 x910)=32X710(位/秒) W2=q/t2=512/(550X910)=93.1x710(位/秒) 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 13 页 - - - - - - - - - 6、 将十进制数 -15/64 表示成 IEEE754标准的 32 位浮点规格化数。
15 /64=-0.001111=-1.111X32E=-3+127=124=01111100 S=1 M=1111 0000 0000 0000 0000 0000 最后表示为： 1 01111100 111100000000000000000000 7、 刷新存储器的重要性能指标是它的带宽，实际工作时，显。
