【清华 电工电子技术】第32章.pdf

第32讲 第第1414章章 时序逻辑电路时序逻辑电路 14.1 触发器 R-S触发器 D触发器 14.2 寄存器 第14章 时序逻辑电路 14.1 触发器 14.1.1 R-S触发器 && RDSD Q Q RD RESET 直接复位端 S D SET 直接置位端 Q, Q 输出端 1. 基本的R-S触发器 组成：用2个与非门(或或非门)构成 R-S触发器真值表 RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 && RDSD Q Q 01 1 1 0 0 RD=0同时SD=1时, Q=0故RD称为复位端,或称为清0端 R-S触发器真值表 && RDSD Q Q 0 1 1 1 0 0 RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 SD=0同时RD=1时, Q=1故SD称为置位端,或称为置1端 && RDSD Q Q R-S触发器真值表 RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 指R、S从01或10变成11时,输出端状态不变 11 1 1 0 0 && RDSD Q Q R-S触发器真值表 RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 指RD、SD同时从00变成11时, 输出端状态不定 00 1 1 1 1 R-S触发器真值表 RDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1 保持原状 0 0 不确定 指RD、SD同时从00变 成11时, 输出端状态不定 && RDSD Q Q 0 0 1 1 1 1 11 && RDSD Q Q 0 0 1 1 1 1 1 1 0 0 0 0 即Q、Q也可能是01, 也可能是10 设计电路时此种情况 应避免 R-S 触发器特点: (1) 具有两个稳态(Q=0,Q=1或Q=1,Q=0), 称为 双稳态触发器. (2) 可触发使之翻转 (使RD、SD之一为0时可翻转). (3) 具有记忆功能(RD、SD都为1时，保持原来状态). R-S触发器应用举例: 单脉冲发生器 && RD SD Q Q +5V+5V 4.7k 4.7k K R-S触发器应用举例: 单脉冲发生器 && RD SD Q Q +5V+5V 4.7k 4.7k K R-S触发器应用举例: 单脉冲发生器 && RD SD Q Q +5V+5V 4.7k 4.7k K Q Q t 正脉冲负脉冲 2. 时钟控制电平触发的R-S触发器 触发器功能表 && RD SD Q Q && RSCP CP: 时钟脉冲 (Clock Pulse) R、S 控制端 CP R S Q n+1 说明 1 0 0 Qn保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持 时钟控制电平触发的R-S触发器(续) 时钟控制 只 有CP=1时,输出 端状态才能改 变 电平触发 在CP=1 时,控制端R、S的电 平(1或0)发生变化时 ,输出端状态才改变 CP R S Q n+1 说明 1 0 0 Qn保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持 用途: D触发器和J-K触发器的内部电路 14.1.2 D触发器 1. 时钟控制电平触发的D触发器 CP R S Q n+1 说明 1 0 0 Qn保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持 1 D && RD SD Q Q && RS CP 其他两种情况不会出现 时钟控制电平触发的D触发器 功能表 CP D Q n+1 1 0 0 1 1 1 0 Q n CP=1时, Q n+1=D CP=0时, 保持原状 1 D CP && RD SD Q Q && D触发器具有 数据记忆功能 时钟控制电平触发的D触发器 1 D CP && RD SD Q Q && RDSD 符号 RD SD DCP Q Q 2.维持阻塞型D触发器 && RD SD & && & D CP 符号 RDSD D CP Q Q 维持阻塞型D触发器的引脚功能 符号 RD直接清0端(复位端) R=0,S=1时,Q=0 SD直接置1端(置位端) R=1,S=0时,Q=1 小圈表示低电平有效 D数据 输入端 CP时钟 脉冲 Q、Q 输出端，Q的小圈 表示是反相输出端 , 即Q总是与Q相反 RDSD D CP Q Q 维持阻塞型D触发器的引脚功能(续) 功能表 CP Q n+1 D 触发方式: 边沿触发 (时钟上升沿触发) 功能表说明： 在CP上升沿时，Q等于D； 在CP高电平、低电平和下降沿 时，Q保持不变 RDSD D CP Q Q 时钟下降沿触发的维持阻塞型D触发器 RDSD D CP Q Q 功能表 CP Q n+1 D 功能表说明： 在CP下降沿时，Q等于D； 在CP高电平、低电平和上升沿 时，Q保持不变 3. 集成D触发器介绍 (1) 集成双D触发器74LS74 R D S D D CP Q Q R D S D D CP Q Q Vcc(+5V) GND(地) D触发器应用举例: 用D触发器 将一个时钟进行2分频. D CP Q Q CP CP Q Q 0 1 RD、SD不用时,甩空 或通过4.7k的电 阻吊高电平频率FQ= FCP/2 D触发器功能 CP 时，Q=D 用2个2分频器级联组成一个4分频器 D CP Q Q D CP Q Q CP 1Q2Q F2Q=F1Q/2 = FCP/4 (2) 集成4D触发器74LS175 特点: 一个集成电路中有4个D触发器, 时钟CP公共, 清0端RD公共 R D R D R D R D CP1D2D3D 4D R D 2Q1Q3Q 4Q 1Q2Q3Q4Q Vcc(+5V) GND 集成4D触发器74LS175的应用举例抢答电路 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q Vcc GND 1D 2D 3D 4D CP R 5004 +5V 111 & & 1 +5V 4.7k 风鸣器 CP 1kHz 主持人清0 甲乙丙丁 74LS175 参赛人 抢答按键 1 (3) 集成8D触发器 内部有8个D触发器 Q输出R公共CP公共 Q D R Q D R 内部有8个D触发器 CP 1D8D RD GND Vcc1Q 2D3D 4D 5D6D7D 2Q 3Q 4Q 5Q6Q7Q8Q 课堂练习 题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0. D Q D CP Q1Q2 D Q D CP D Q D CP Q1 课堂练习(续) CP D Q1 课堂练习(续) Q2 D Q D CP CP D Q1 14.2寄存器 14.2.1 数码寄存器(并行寄存器) D CP 一个D触发器 组成1位的数 码寄存器 CP上升沿,Q =D CP高电平、低电平、 下降沿，Q不变 由D触发器组成，用于存放数码 RDSD D CP Q Q 由4D集成电路74LS175 组成4位二进制数寄存器 R D R D R D R D CP1D2D3D 4D R 2Q1Q3Q 4Q 1Q2Q3Q4Q Vcc(+5V) GND 吊高电平 D3D2D1D0CP Q3Q2Q1Q0 RGND Vcc +5V +5V 74LS175 （电源 CP1D2D3D4D 1Q2Q3Q4Q 4D锁存器 数码寄存器(续) 4位二进制数 数码寄存器(续) 由8D集成电路74LS273组成 8位二进制数寄存器 D3D2D1D0CP Q3Q2Q1Q0 R+5V 74LS273 1D 8D 1Q 8Q 8D锁存器 Q4Q5Q6Q7 D4D5D6D7 CP 8位二进制数D7D0 数码寄存器用于计算机 并行输入/输出接口 外部设备 (打印机) 8D锁存器 1D8D 1Q8Q CP D7D0 计算机CPU控制信号 计算机CPU数据总线 输出接口 计算机总线画法: 一条粗线代表8条线 14.2.2 串行移位寄存器 1. 用D触发器组成的移位寄存器 Q S R D Q S R D Q S R D Q S R DDi C Q1Q2Q3Q4 CP 串行 输入 13.6 寄存器 13.6.2 串行移位寄存器 1. 用D触发器组成的移位寄存器 经4个CP脉冲,Di 出现在Q4上 Q1 Q2 Q3 Q4 CP Di Di Di Di CP Di Di Di 0 CP Di Di 0 0 CP Di 0 0 0 C 0 0 0 0由D触发器组成的 串行移位寄存器 功能表 Q S R D Q S R D Q S R D Q S R DDi C Q1Q2Q3Q4 CP 串行 输入 循环移位寄存器 C Q S R DQ S R D Q S R DQ S R D Q1Q2Q3Q4 CP 经4个CP脉冲 循环一周 CP Q1 Q2 Q3 Q4 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 0 既具有串行输入又具有并行输入的移位寄存器 CP Q4 C Q S R DQ S R D Q S R DQ S R D Q1Q2Q3 串行输 入数据 Di 清0脉冲 &&&& D1D2D3D4 L 并行输 入脉冲 并行输入数据 000 0 1 0 1 0 0 1 1 1 01 R=1 S=0 Q1=1 R=1 S=0 Q3=1 R=1 S=1 Q2不变 R=1 S=1 Q4不变 1 14.2.3 集成电路双向移位寄存器(74LS194) 并行输入数据 右移串入 数据 控制端 输出 清0端 时钟 左移串入 数据 Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CR MB MA CP 74LS194 Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CR MB MA CP 74LS194 双向移位寄存器 74LS194的功能 CRCP MBMAQ0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持 1 0 1 DSR右移一位 1 1 0 左移一位DSL 1 1 1 D0 D1 D2 D3 (并行输入) 用双向移位寄存器74LS194组成节日彩灯控制电路 Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CR MB MA CP 74LS194 +5V +5V MB=0,MA=1 右移控制 Q0 Q1 Q2 Q3 DSR D0 D1 D2 。