DARM的基本工作原理.doc

DARM的基本工作原理林振华  内容头导览：｜前言｜DRAM的工作原理｜记忆单元｜感应放大器｜　         前言 由于信息科技的带动使得半导体内存的技术突飞猛进，尤其这三十几年来DRAM由最早期的1K DRAM到目前的512M DRAM不论是记忆容量的增加、访问速度的提升、每单位位的成本降低等改变速度都非常快速，因此DRAM的相关技术无疑已经是半导体技术的领先指标了然而，自4K DRAM改用单一晶体管+电容的记忆单元结构以来基本记忆单元(Memory Cell)的结构特性并未改变太多，因此虽然目前记忆容量已经增加到512M以上，然而DRAM的基本工作原理仍然是没有太大改变　         DRAM的工作原理DRAM的结构MOS DRAM的标准架构如图1所示，每个记忆单元可储存一个位的数字数据"0"或"1"，记忆单元藉由行(row)与列(column)方式的排列形成二次元数组，假设由n行和m列的记忆单元所排列成的二次元数组时可以构成n×m=N位内存当数据写入或由记忆单元中读取时，是将记忆单元的地址输入行和列地址缓冲器(address buffer)，并利用行译码器(row decoder)选择n条字符线(word line)中特定的一条，每一条字符线会与m条位线(bit line)和m位的记忆单连接，位线与记忆单元之间具有一个感应放大器放大储存在记忆单元中的讯号，因此m条位线具有m个感应放大器(sense amplifier)。

当选择字符线之后，列译码器(column decoder)会选择m条位线其中的一条，被选择的位线之感应放大器透过数据输出入线(I/O线)与输出入线路连接，然后根据控制线路的指令进行数据读取或写入其中，输出入线路是由输出预放大器、输出主放大器和数据输入缓冲器等线路所构成根据以上的介绍DRAM的基本架构包括：˙排列成二次元数组的记忆单元˙感应放大器˙地址缓冲器(行/列)及地址译码器(行和列)˙输出预放大器、输出主放大器和输入缓冲器等输出入线路˙控制线路等而数据的传输路径则是藉由字符线、位线、数据输出入线(I/O线)等路径进行传递图片1.jpg　         记忆单元记忆单元的基本结构自4K DRAM之后，DRAM记忆单元的结构便是由一个晶体管和一个电容所构成虽然后来陆续提出一些新的DRAM记忆单元结构，但是不论组件数目或是线路数目方面，都比1个晶体管+1个电容的结构复杂，因此即使64~256M DRAM仍继续使用这种结构的记忆单元构成一位的记忆单元必须具有下列部份：˙储存数据的电容˙启动记忆单元的字符线˙由记忆单元读写数据的位线因此1晶体管+1电容型的记忆单元是具有上述三个部份的最简单结构。

其等效线路如图2(a)所示，目前构成记忆单元中所用的晶体管大部分是n通道MOS的晶体管(nMOS)，构成电容的两个电极中施加电压的电极称为cell plate，另一边用来储存数据的电极则称为储存节点(storage node)记忆单元中的MOS晶体管又特别称为转移闸极(transfer gate)，这种记忆单元的主要特征为：˙因为组件和线路的数目少，所以记忆单元所占的面积很小，可以容易地达到高集积度˙由于记忆单元本身没有放大功能，为了侦测位的微小讯号，因此必须额外具有感应放大器˙读取时，储存在电容中的电荷会消失，因此读取之后必须进行再写入的动作˙储存在电容中的电荷会因为漏电流而逐渐消失，因此必须周期性地进行再写入(refresh)的动作典型1MB DRAM所用的twin well CMOS，三层多晶硅(polysilicon)和一层铝导线制程所形成1晶体管+1电容的记忆单元结构如图2(b)及图2(c)所示，这种记忆单元的结构称为平面型记忆单元，图2(b)是六个记忆单元的平面图，图2(c)则是平面图中A-A'直线的横截面记忆单元中，是由第一层多晶硅(polyI)构成电容的cell plate、第二层多晶硅(polyⅡ)构成字符n信道MOS的转移闸极，储存的数据是以电荷的形式储存在电容中，数据的读写则是藉由第三层多晶硅(polyⅢ)所形成的位线来控制。

为了降低polyⅢ所形成的位线电阻，有时位线的材料会使用高熔点金属的硅化物和多晶硅所形成的二层结构字符线是由polyⅡ和重迭的铝导线所构成，并控制polyⅡ和铝导线之间的间隔使其导通，字符线的电阻越小，则讯号传输的速度越快施加在cell plate上的电压为1/2电源电压(Vcc/2)虽然图2(a)记忆单元的等效线路非常简单，但是如果要提高DRAM的集积度并降低成本，必须设法不断地提升记忆单元的制程技术；因此，完成记忆单元的制程技术开发之后，几乎便完成了DRAM制程开发的70%~80%工作　图片2.jpg图2 1晶体管+1电容型的记忆单元图片3.jpg图2 (b) 平面图(省略AI导线)图片4.jpg　记忆单元的基本动作记忆单元的基本动作可分为储存数据、写入数据及读取数据三种nMOS的水库模型DRAM的记忆单元是由MOS晶体管和电容所构成，晶体管的主要功能就如同开关控制电荷讯号写入电容，或是由电容中读出，电容的主要目的则是存取电荷为了简单说明起见，记忆单元中的nMOS闸极相当于水库的水门用来控制水的进出，储存在电容中的电子相当于水库中的水，而电子的电位则相当于水位的高低图3(a)是nMOS的等效线路，图3(b)是横截面图，图3(c)~(g)是源极(source)、闸极(gate)下方和汲极的电子电位，当源极电位(VS)和汲极电位(VD)分别为0V和5V时，由于电子带负电因此在5V端的电子位能反而较低；根据上述的水库模型，可以将源极视为水位较高，而汲极水位较低的两个水源。

当闸极电压VG为0V时，如图3(c)闸极的位能比源极高出VTH，因此电子无法由源极流到汲极，就好像水(电子)被水门(闸极)截断而无法流动当施加正电压于闸极时，闸极下方的电子电位开始降低，当闸极电位降到与源极电位相等时，如图3(d)电子开始可以由源极流向汲极，使闸极电位与源极电位相等的外加电压VG定义为nMOS的临界电压(VTH)因此，当闸极电压开始增加时就如同水门开始打开让水由高水位(源极)流到低水位(汲极)的情形一样图3(e)和(f)为闸极电压VG满足0≦VG-VTH≦VD的条件时，闸极下方的电位介于源极电位和汲极电位之间，此时如同水门半开的情形，因此水(电子)可以由源极流到汲极图3(g)是闸极VG满足VG-VTH=VD的条件时，这时由于闸极电位与汲极电位相等，如同水门全开的情形，如果VG进一步增加使得VG-VTH≧VD时，称为三极管区域如上述，nMOS的闸极就如同水门一样，可以藉由外加电压的大小，控制电子由高电位的源极流到低电位的汲极图片5.jpg记忆单元的水池模型记忆单元中nMOS的工作原理可用前述的水库模型来说明，而电容则可以用图4的水池模型来说明电容可视为是用来储存电子(水)的水池，位线则相当水池的水道，字符线则用来控制水库的水门(晶体管闸极)。

以下利用上述的水池模型来说明记忆单元的数据储存、数据写入和数据读取三个基本动作(电源电压Vcc=5V)储存数据数据储存的情形如图5所示，当水门关闭时(字符线0V)，水池中的水无法流出水池，外面的水也无法流入，储存在水池中的水位维持不变，因此能达到储存数据的功能，水池中水位的高低可以用来表示二进制的"0"或"1"由于电子带负电因此处于正电位的电子电位较低，所以电位为0V时相当于水池满水位的高水位状态，可用来代表二进制的"0"("L")当电位为5V时，相当于水池中没有水的低水位状态，可用来代表二进制的"1"("H")当水门关闭，水道(位线)的水位对于水池没有影响，电容电位可以维持不会受到改变，因此可以用来储存资料数据写入记忆单元的动作数据写入记忆单元的动作如图6所示，可分为写入"0"的情形和写入"1"的情形两种，图6(a)为写入"0"的情形，图6(b)则为写入"1"的情形将"0"写入记忆单元中的顺序如下：t1：根据之前的资料，水池可能为满或空的状态t2：将水道水位上升到全满，相当于低电位状态(电位为0V)t3：然后利用字符线控制(字符线6V)将水门打开，由于水道水位全满为高水位状态，因此水道中的水会流入水池将水池填满，使水池成为高水位(低电位状态"0")。

实际的操作顺序也可先打开水门之后，再提升水道中水位进行写入的动作将"1"写入记忆单元中的顺序如下：t1：根据之前的资料，水池可能为满或空的状态t2：将水道的水位下降到空的状态，相当于高电位状态(电位为5V)t3：然后利用字符线控制(字符线6V)将水门打开，由于水道水位全空为低水位状态，因此水池中的水会流到水道，使水池全空成为低水位(高电位状态"1")写入"1"的顺序最好遵照上述t2和t3的顺序，如果写入"1"，Vcc=5V的电位时，水门必须全开到与水道的水位相等，因此字符线的"H"电位必须高于Vcc+VTH(VTH为晶体管的临界电压)，这种情形称为字符线升压由图6(a)可知，写入"0"时不需要字符线升压，但是写入"1"时，如果字符线的"H"电位只有Vcc而水池原本为满水位时，即使水门打开让经由水道流走，最后仍会剩下VTH部份水位的水残留，无法让水池的水完全流光此时写入"1"的电位减少了VTH只有Vcc-VTH因此，字符线升压是DRAM的重要线路技术图片6.jpg图片7.jpg图片8.jpg图6 记忆单元的写入动作　记忆单元的读取动作由记忆单元中读取数据的动作如图7，图中所介绍的是1M DRAM以后所使用的位线(1/2)Vcc预充电技术，图7(a)为读取"0"的动作，图7(b)为读取"1"的动作。

读取动作较写入步骤复杂，由于水道(位线)的电容量CB(CB=250~300fF)大于水池(电容)的容量(Cs=30~40fF)，且水道中的水量比水池的水多，因此打开水门读取数据时，很容易发生水由水道倒灌水池的现象读取"0"时的顺序如下：t1：水池水位全满(电位0V)，水道的水位先预设在2.5Vt2：打开水门(字符线6V)，水池的水流到水道，由于水池中的水量很小，因此只能造成水道的水位微幅上升；当水门打开之后，水道中的电位会变成2.3V左右水位的变化为：                                                            图片9.jpg因此，当感应放大器侦测到水道的水位产生Δ0的变化时，便可以辨别出水池中的数据为"0"，读取"1"时的顺序如下：t1：水池水位全空(电位5V)，水道的水位先预设在2.5Vt2：打开水门(字符线6V)，水道的水流到水池，使得水道的水位下降，水道电位变成2.7V左右水位的变化为：图片10.jpg                       因此，当感应放大器侦测到水道的水位产生Δ1的变化时，便可以辨别出水池中的数据为"1"。

图片11.jpg记忆单元的读取电压DRAM记忆单元的基本结构是由1晶体管+1电容所构成，记忆单元的等效电路如图8如上述，DRAM由记忆单元读取数据时，主要是藉由位线的电压变化经感应放大器辨别记忆单元中储存为"0"或"1"的讯号，读取数据时所需要的读取电压，可以由记忆单元的等效电路求出假设记忆。