实验二 三态门和OC门的研究教学教案.ppt

实验二 三态门和OC门的研究 一、实验目的 (1) 熟悉两种特殊的门电路：三态门和OC门； (2) 了解“总线”结构的工作原理 二、实验原理 数字系统中，有时需把两个或两个以上集成逻辑门的输出端连接起来，完成一定的逻辑功能普通TTL门电路的输出端是不允许直接连接的图2_1示出了两个TTL门输出短接的情况，为简单起见，图中只画出了两个与非门的推拉式输出级设门A处于截止状态，若不短接，输出应为高电平；设门B处于导通状态，若不短接，输出应为低电平在把门A和门B的输出端作如图3_2_1所示连接后，从电源Vcc经门A中导通的T4、D3和门B中导通的 T5到地，有了一条通路，其不良后果为：图3_2_1 不正常情况：普通TTL门电路输出端短接 (1)输出电平既非高电平，也非低电平，而是两者之间的某一值，导致逻辑功能混乱 (2)上述通路导致输出级电流远大于正常值(正常情况下T4和T5总有一个截止)，导致功耗剧增，发热增大，可能烧坏器件 集电极开路门和三态门是两种特殊的TTL电路，它们允许把输出端互相连在一起使用 1．集电极开路门(OC门) 集电极开路门(Open-Collector Gate)，简称OC门。

它可以看成是图3_2_1所示的TTL与非门输出级中移去了T4、D3部分集电极开路与非门的电路结构与逻辑符号如图3_2_2所示必须指出：OC门只有在外接负载电阻Rc和电源Ec后才能正常工作，如图中虚线所示图3_2_1 不正常情况：普通TTL门电路输出端短接,图3_2_2 集电极开路与非门,由两个集电极开路与非门(0C)输出端相连组成的电路如图3_2_3所示，它们的输出： 即把两个集电极开路与非门的输出相与(称为线与)，完成与或非的逻辑功能0C门主要有以下三方面的应用： (1) 实现电平转换图3_2_3 OC门的线与应用 无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流，即必须同时满足下列四式： 驱动门 负载门 VOH(min) ≥ VIH(min) VOL(max) ≤ VIL(max) IOH(max) ≥ IIH IOL(max) ≥ IIL,,,,,,,,,,,图3_2_3 OC门的线与应用,其中:VOH(min)--门电路输出高电平VOH的下限值； VOL(max) --门电路输出低电平VOL的上限值； IOH(max)--门电路带拉电流负载的能力，或称放电流能力； IOL(max)—门电路带灌电流负载的能力，或称吸电流能力； VIH(min)--为能保证电路处于导通状态的最小输入(高)电平； VIL(max) --为能保证电路处于截止状态的最大输入(低)电平。

IIH — 输入高电平时流入输入端的电流； IIL -- 输入低电平时流出输入端的电流 当74系列或74LS系列TTL电路驱动CD4000系列或74HC系列CMOS电路时，不能直接驱动，因为74系列的TTL电路VOH(min) = 2.4V，74LS系列的TTL电路VOH(min)=2.7V，CD4000系列的CMOS电路VIH(min)=3.5V，74HC系列CMOS电路VIH(min)=3.15V，显然不满足VOH(min) ≥ VIH(min) 最简单的解决方法是在TTL电路的输出端与电源之间接入上拉电阻Rc，如图3_2_4所示图3_2_4 TTL(OC)门驱动CMOS电路的电平转换,m(7)个输入端(a) 计算Rc最大值(b) 计算Rc最小值图3_2_5 计算OC门外接电阻Rc的工作状态 其中 IcEO -- OC门输出三极管T5截止时的漏电流； Ec — 外接电源电压值； m -- TTL负载门个数； n — 输出短接的OC门个数； m’— 各负载门接到OC门输出端的输入端总和 Rc值的大小会影响输出波形的边沿时间，在工作速度较高时，Rc的取值应接近Rc(min)。

2．三态门 三态门，简称TSL(Three-state Logic)门，是在普通门电路的基础上，附加使能控制端和控制电路构成的图3_2_6所示为三态门的结构和逻辑符号三态门除了通常的高电平和低电平两种输出状态外，还有第三种输出状态——高阻态处于高阻态时，电路与负载之间相当于开路图(a)是使能端高电平有效的三态与非门，当使能端EN = 1时，电路为正常的工作状态，与普通的与非门一样，实现y = ；当EN = 0时，为禁止工作状态，y输出呈高阻状态图(b)是使能端低电平有效的三态与非门，当 = 0时，电路为正常的工作状态，实现Y = ；当 = 1时，电路为禁止工作状态，Y输出呈高阻状态图3_2_6 三态门的结构和逻辑符号,三态门电路用途之一是实现总线传输总线传输的方式有两种，一种是单向总线，如图3_2_7(a)所示，功能表见表3_2_1所示，可实现信号A1、A2、A3向总线Y的分时传送；另一种是双向总线，如图3_2_7(b)所示，功能表见表3_2_2所示，可实现信号的分时双向传送单向总线方式下，要求只有需要传输信息的那个三态门的控制端处于使能状态(EN = 1)，其余各门皆处于禁止状态(EN = O)，否则会出现与普通TTL门线与运用时同样的问题，因而是绝对不允许的。

图3_2_7 三态门总线传输方式,,,,,,,,,,,表3_2_1 单向总线逻辑功能 表3_2_2 双向总线逻辑功能,三、预习要求 (1)根据设计任务的要求，画出逻辑电路图，并注明管脚号 (2)拟出记录测量结果的表格 (3)完成第七项中的思考题1、2、3 四、实验内容图3_2_8 设计要求框图 1、用三态门实现三路信号分时传送的总线结构框图如图3_2_8所示，功能如表3_2_3所示图3_2_8 设计要求框图,,表3_2_3 设计要求的逻辑功能,,在实验中要求： (1)静态验证 控制输入和数据输入端加高、低电平，用电压表测量输出高电平、低电平的电压值 (2)动态验证 控制输入加高、低电平，数据输入加连续矩形脉冲，用示波器对应地观察数据输入波形和输出波形 (3)动态验证时，分别用示波器中的AC耦合与DC耦合，测定输出波形的幅值Vp_p及高、低电平值 2、用集电极开路(OC)“与非”门实现三路信号分时传送的总线结构 要求与实验内容1相同 3、在实验内容2的电路基础上将电源Ec从+5V改为+10V，测量OC门的输出高、低电平的电压值 五、注意事项 (1)做电平转换实验时，只能改变Ec，千万不能将OC门的电源电压+Vcc接至+10V，以免烧坏器件。

(2)用三态门实现分时传送时，不能同时有两个或两个以上三态门的控制端处于使能状态 六、报告要求 (1) 画出示波器观察到的波形，且输入与输出波形必须对应，即在一个相位平面上比较两者的相位关系 (2)根据要求设计的任务应有设计过程和设计逻辑图，记录实际检测的结果，并进行分析 (3)完成第七项中的思考题4七、思考题 用OC 门时是否需外接其它元件?如果需要，此元件应如何取值? 几个OC 门的输出端是否允许短接? 几个三态门的输出端是否允许短接?有没有条件限制?应注意什么问题? 如何用示波器来测量波形的高、低电平? 八、实验仪器与器材 1、JD-2000通用电学实验台一台 2、CA8120A示波器一台 3、DT930FD数字多用表一块 4、主要器材 74LS01 1片， 74LS04 1片， 74LS244 2片， 逻辑开关盒1个 电阻1kΩ 3只,,,,,,,,,,,。