您所在位置：网站首页 > 行业资料 > 其它行业文档数字电路第四章触发器

数字电路第四章触发器

58页

卖家[上传人]：豆浆

文档编号：4668026

上传时间：2017-08-06

文档格式：PPT

文档大小：1.24MB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

10 金贝

/ 58 举报版权申诉马上下载

文本预览

下载提示

常见问题

1、第四章触发器,4.1 概述4.2 触发器的基本形式4.3 触发器逻辑功能的转换4.4 触发器的应用举例,4.1 概述,时序电路现时的输出不仅取决于现时的输入,还取决于电路原来的状态。也就是说时序电路能记住电路的原有状态,这种忆功能是靠“双稳态触发器”（flip-flop)来实现的，所以在讨论具体时序电路之前，要先介绍触发器。,flip,flop,反馈,0,1,?,0,1,0,?,0,1,1,?,Q,0,0,?,?,记忆功能的实现,基本RS触发器的功能表,RD,SD,Reset,Set,1.基本 RS触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。,2. 在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。,小结,1 基本 RS触发器, 4.2 触发器的基本形式,2 同步 RS触发器（时钟RS),CP=0时,0,触发器保持原态,CP=1时,简化的功能表,Qn+1 -下一状态（CP过后）,Qn -原状态,逻辑符号,RS =

2、 0,特性方程,例：画出RS触发器的输出波形。,CP,R,S,Q,使输出全为1,CP撤去后状态不定,电平触发,触发器的计数状态,空翻,0,1,0,0,1,T触发器,1,假设起始Q=0,1,0,1,0,1,0,空翻,电平触发的触发器在接成计数状态时会产生空翻现象( 即CP=1期间，输出状态翻转若干次，因而不能正常计数。) 。,克服空翻现象的方法之一是: 采用主从触发方式。,注意,主从触发方式T 触发器的电路结构,互补脉冲,主从触发方式T 触发器的工作原理,1,0,F主打开,F从关闭,输出反馈到F主,0,1,F主输出送到F从,F主关闭,F从打开,0,综合上述分析，主从触发器来一个CP 只能翻转一次。,前沿处，输出交叉反馈到F主。,后沿处，输出传递到F从翻转完成。,逻辑符号：,时序图：,3.T触发器,T,功能表,逻辑符号:,特性方程,4. JK触发器,JK触发器的功能最完善，有两个控制端J、K。,JK触发器的工作原理：,被封锁,保持原态,J=K=0时：,相当于T触发器T=1,J=K=1时：,Qn=0时,Qn+1=1,J=1，K=0时：分两种情况（Q=0,Q=1）,Qn=1时,F主被封保持原

3、态,Qn+1 =1,J=1，K=0时,Qn+1=0,同样原理：,J=0，K=1时：,J,K,0,0,Q,n,0,1,功能表,逻辑符号,n,Q,0,0,0,0,0,0,1,1,1,1,Q,n,0,1,特性方程,时序图,保持,T,5. D触发器,逻辑符号,特性方程,小结：,从逻辑功能来看：,1. 基本RS触发器,2. 同步RS触发器,3. T和T触发器,4. JK触发器,5. D触发器,逻辑符号,功能表,特性方程,从电路结构及触发方式来看:,基本RS触发器,直接置位复位,加上时钟脉冲来同步,难於协调工作,电平触发,有空翻,主从型结构,主从触发,不允许在CP=1期间有干扰，否则可能产生误动作。,维阻型结构,边沿触发方式,以主从触发的D触发器为例：,CP,D,Q,正确的输出波形,假设在CP=1期间 D有一干扰,主从型的D触发器的输出波形如何？,CP,D,Q,第一个CP到来时，Q翻转。,1,CP,D,Q,第一个CP的下降沿，Q翻转，输出反馈到F主的输入。,CP,D,Q,由于S1=0，t1时刻Q翻转为0。,CP,D,Q,t2时刻Q会再变为1 吗？,CP,D,Q,1,0,由于D=1,所以F主被封。,

4、D变为1后，Q并不翻转为1。,CP,D,Q,1,0,第二个 CP的下降沿，F从按F主的输出翻转。,由于D在CP=1期间有干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。,边沿触发方式,为了免除CP=1期间输入控制电平不许改变的限制，采用边沿触发方式。其特点是：触发器只在时钟跳变时刻发生翻转，而在CP=1或CP=0期间，控制端的任何变化都不影响输出。,如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。,设原态Q=0，并设D=1。,1,CP=0期间：(1) c 、d被锁，c、d的输出均为1。,0,0,0,输出保持原状态不变,1,(2) c=1 、d=1反馈到a、b的输入，a、b输出为0、1。,0,0,0,CP=0期间：,CP正沿到达时:c、d开启，使c=1，d=0。,1,1,Q翻转为1,CP正沿过后：d=0将c封锁,并使b=1，维持d=0。,1,因此以后CP=1期间D的变化不影响输出。,0,0,1,维持线,阻塞线,边沿触发的D触发器功能表,CP,D触发器

5、的输出波形,简化的功能表,特性方程,CI,Q,CI,Q,正电位触发,负电位触发,小结: 触发方式在逻辑符号中的表示,CI,Q,负沿触发,CI,Q,正沿触发,1.,2.,3.,Q,CI,Q,CI,Q,CI,主从型正沿触发,主从型负沿触发,CP,CP,? (-:,* 在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。,* 边沿触发抗干扰能力强，且不存在空翻，应用较广泛。,一、JK触发器转换成D触发器,4.3 触发器逻辑功能的转换,二、JK触发器转换成T触发器,三、D触发器转换成T触发器,4.4 应用举例,例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它钮再按下,不起作用。,电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,USC,公用清零,公用时钟,74LS175管脚图,+5V,D1,D2,D3,D4,CLR,CP,赛前先清零,输出为零发光管不亮,D1,D2,D3,D4,CLR,CP,+5V,反相端都为1,1,D1,D2,D3,D4,CLR,CP,+5V,若有一按钮被按下，比如第一个钮。,0,这时其它按钮被按下也没反应。,0,第四章结束,数字电子技术,

《数字电路第四章触发器》由会员豆浆分享，可在线阅读，更多相关《数字电路第四章触发器》请在金锄头文库上搜索。

点击阅读更多内容

TA的资源