山东大学微机原理与应用课件06输入输出系统

1、第六章第六章 输入输出系统输入输出系统1了解和掌握：接口的基本功能端口的概念端口的编址方式I/O地址译码2一、一、I/O接口接口要解决的问题速度匹配(Buffer)信号的驱动能力(电平转换器、驱动器) 信号形式和电平的匹配(A/D、D/A) 信息格式(字节流、块、数据包、帧) 时序匹配(定时关系)总线隔离(三态门)3接口的功能数据的缓冲与暂存信号电平与类型的转换增加信号的驱动能力对外设进行监测、控制与管理，中断处理4二、二、I/O端口5数据端口数据端口状态端口状态端口控制端口控制端口端口端口I/O端口6CPU数据数据状态状态控制控制外设外设I/O接口接口DB接口和端口7接口接口1接口接口2接口接口N端口端口1端口端口2端口端口m端口端口1端口端口1端口端口2端口端口2端口端口m端口端口m端口编端口编址址端口地址端口地址=芯片地址（高位地址）芯片地址（高位地址）+片内地址片内地址三、I/O端口的编址方式8086/8088的寻址能力：内存：1MB端口：64K个编址方式：与内存统一编址独立编址8端口与内存的统一编址特点：指令及控制信号统一；内存地址资源减少9内存内存地址地址960960KBI

2、/O地址地址6464KB0000000000HF0000HFFFFFH端口的独立编址特点：内存地址资源充分利用能够应用于端口的指令 较少10内存内存地址地址I/O地址地址0000000000HFFFFFHFFFFH00000000H端口的寻址8088/8086寻址端口数：64K个寻址端口的信号：IOR、IOWA15 A0118088/80868088/8086的I/O端口编址采用I/O独立编址方式(但地址线与存储器共用)地址线上的地址信号用IO/M来区分I/O操作只使用20根地址线中的16根：A15A0可寻址的I/O端口数为64K(65536)个I/O地址范围为0FFFFHIBM PC只使用了1024个I/O地址(03FFH)12四、I/O地址的译码目的：确定端口的地址参加译码的信号：IOR，IOW，高位地址信号OUT指令将使总线的IOW信号有效IN指令将使总线的IOR信号有效13I/O译码的地址信号当接口只有一个端口时，16位地址线一般应 全部参与译码，译码输出直接选择该端口；当接口具有多个端口时，则16位地址线的高 位参与译码（决定接口的基地址），而低位 则用于确定要访问哪一个端口

3、。14I/O地址译码例某外设接口有4个端口，地址为2F0H2F3H，由A15A2译码得到，而A1、A0用来区分接口中的4个端口。试画该接口与系统的连接图。15I/O地址译码例地址范围： 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 0 1 1 1 1 0 0 1 116任意状态任意状态A11片内地址片内地址图中不接入图中不接入I/O地址译码例译码电路图：17 1A1111A1010A1818A3 3A2 2A9 9A7 7A4 4&CEA1 1A0 0接口芯片接口芯片IORIOW&6.2 6.2 简单接口电路简单接口电路18掌握：接口电路的分类及特点；两类简单接口芯片的应用19一、接口的基本构成20数据线数据线控制线控制线状态线状态线DBCBAB数据输入寄存器数据输入寄存器(or 三态门三态门)数据输出寄存器数据输出寄存器(锁存器锁存器)状态寄存器状态寄存器(or 三态门三态门)命令寄存器命令寄存器译码译码电路电路控制控制逻辑逻辑接口的基本构成数据输入/输出寄存器 暂存输入/输出的数据命令寄存器 存放控制命令设定接口功能、工作参数和工作方式。状态寄存器 保存外设当前状态，

4、以供CPU读取。21二、接口的类型及特点按传输信息的方向分类：输入接口输出接口按传输信息的类型分类：数字接口模拟接口按传输信息的方式分类：并行接口串行接口22接口特点输入接口：要求对数据具有控制能力常用三态门实现输出接口：要求对数据具有锁存能力常用锁存器实现23三、三态门接口高电平、低电平、高阻态247474LS244含8个三态门的集成电路芯片在外设具有数据保持能力时用来输入接口74LS244应用例教材p23825P238图图四、锁存器接口通常由D触发器构成；特点：具有对数据的锁存能力；不具备对数据的控制能力26常用锁存器芯片74LS2738D触发器，不具备数据的控制能力74LS373含三态的8D触发器，具有对数据的控制能力。既可以做输入接口，也可以做输出接口。27P240图图I/O接口综合应用例根据开关状态在7段数码管上显示数字或符号设输出接口的地址为F0H设输入接口地址为F1H当开关的状态分别为00001111时，在7段数码管上对应显示0F287段数码管图见教材段数码管图见教材p242O1 I1O2 I2O3 I3O4 I4E1 K0K3+5V G G2A G2B C B A117

5、4LS244D0 Q0 | Q1D7 Q2 Q3 Q4CP Q5 Q6 Q7 abcdefgDP7406反相器反相器74LS273Rx81174LS138D0D7IOWIORY0Y1F0H = 1111 0000F1H = 1111 0001&A6A4A3A2A1A0D0D1D2D3译码器译码器A7A01符号符号形状形状7段码段码.gfedcba符号符号形状形状7段码段码.gfedcba000111111801111111100000110901100111201011011A01110111301001111B01111100401100110C00111001501101101D01011110601111101E01111001700000111F01110001I/O接口综合应用例 程序段Seg7 DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,67H,77H,7CH,39H,5EH,79H,71H LEA BX, Seg7 MOV AH, 031 GO:INAL, 0F1H AND AL, 0FH MOV SI, AX MOV AL, BX+SI

6、 OUT 0F0H, AL JMP GO6.3 6.3 基本输入基本输入/ /输出输出方法方法32基本输入/输出方法无条件传送查询式传送中断方式传送直接存储器存取(DMA)33程序控制方式程序控制方式一、无条件传送要求外设总是处于准备好状态优点：软件及接口硬件简单缺点：只适用于简单外设，适应范围较窄34无条件传送例读取开关的状态；当开关闭合时，输出编码使发光二极管亮。35DCPQD0D1输出口地址输出口地址3838F3H输入口地址输入口地址3838F0H+5V1二、查询工作方式仅当条件满足时才能进行数据传送；每满足一次条件只能进行一次数据传送。适用场合：外设并不总是准备好对传送速率和效率要求不高工作条件：外设应提供设备状态信息接口应具备状态端口37READY?READY?进行一次进行一次数据交换数据交换读入并测试外设状态读入并测试外设状态YN传送完传送完？Y结结 束束N每满足一次每满足一次条件只能进条件只能进行一次数据行一次数据传送传送开开 始始查询工作方式流程图查询工作方式流程图超时超时?READY?READY?与外设进与外设进行数据交换行数据交换超时错超时错读入并测试外设状态读入并

7、测试外设状态YNYN传送完传送完？防止死循环防止死循环复位计时器复位计时器NY结结 束束N查询工作方式例外设状态端口地址为03FBH，第5位(bit5)为状态标志（=1忙，=0准备好）外设数据端口地址为03F8H，写入数据会使状态标志置1 ；外设把数据读走后又把它置0。试画出其电路图，并将DATA下100B数据输出。40状态端口状态端口D5D7-D0A9|A31&A15|A1013F8HA2A1A0GG2AG2BCBA74LS138Y01D7-D0CPQ7Q6Q5Q4Q3Q2Q1Q074LS273外外设设D7D6D5D4D3D2D1D0BUSYY33FBHIOWIOR状态端口地址：状态端口地址：0000 0011 1111 1011数据端口地址：数据端口地址：0000 0011 1111 1000 LEA SI,DATA MOV CX,100AGAIN : MOV DX,03FBHWAITT：IN AL,DX TEST AL,20H JNZ WAITT MOV DX,03F8H MOV AL，SI OUT DX，AL INC SI LOOP AGAIN HLT 读状态读状态 进行一次传

8、送进行一次传送Bit5=1?传送完否传送完否? ? 修改地址指针修改地址指针 初始化初始化YNNY 结结 束束控制程序控制程序查询工作方式优点：软硬件比较简单缺点：CPU效率低，数据传送的实时性差，速度较慢43三、中断控制方式特点：外设在需要时向CPU提出请求，CPU再去为它 服务。服务结束后或在外设不需要时，CPU可 执行自己的程序。优点：CPU效率高，实时性好，速度快。缺点：程序编制相对较为复杂。44以上三种I/O方式的共性信息的传送均需通过CPU软件： 外设与内存之间的数据传送是通过CPU执行程序来完成的（PIO方式）；硬件：I/O接口和存储器的读写控制信号、地址信号都是由CPU发出的。 缺点：程序的执行速度限定了传送的最大速度45四、DMA控制方式特点：外设直接与存储器进行数据交换 ，CPU不再担当数据传输的中介者；总线由DMA控制器（DMAC）进行控制（CPU要放弃总线控制权），内存/外设的地址和读写控制信号均由DMAC提供。46DMA控制方式47DMAC外设外设接口接口CPUQRDMEMDACKHOLDHLDABUS控制信号控制信号地址信号地址信号DMA控制方式的工作过程外

9、设向DMA控制器发出“DMA传送请求”信号 DRQ；DMA控制器收到请求后，向CPU发出“总线请 求”信号HOLD；CPU在完成当前总线周期后会立即发出HLDA 信号，对HOLD信号进行响应；DMA控制器收到HLDA信号后，就开始控制总 线，并向外设发出DMA响应信号DACK。48DMA控制方式工作过程例例：从外设向内存传送若干字节数据DMAC向I/O接口发出读信号；向地址总线上发出存储器的地址；发出存储器写信号和AEN信号；传送数据并自动修改地址和字节计数器判断是否需要重复传送操作;若数据传送完，DMA控制器撤销发往CPU的HOLD信号；CPU检测到HOLD失效后，则撤销HLDA信号，并在下一时钟周期重新开始控制总线。49DMA工作方式周期窃取：每个DMA周期只传送一个字节或一个字就立即释放总线。数据块传送：DMAC在申请到总线后，将一块数据传送完后才释放总线，而不管中间DREQ是否有效。直接存取方式：DMA的数据传送请求直接发到主存储器，在得到响应后，整个工作过程在DMA控制器中由硬件完成。50周期窃取的周期窃取的DMA方式：方式：NYN允许允许DMADMAC请求总线请求总线CPU

10、响应响应, DMAC获总线控制权获总线控制权DMA传送一个数据传送一个数据块结束？块结束？释放总线至少一个总线周期释放总线至少一个总线周期地址增量，计数器减量地址增量，计数器减量DMAC释放总线释放总线Y测试测试I/O的的DREQ DMA请求？请求？DMA控制方式数据传输由DMA硬件来控制，数据直接在内存和外设之间交换，可以达到很高的传输速率。控制复杂，硬件成本相对较高。526.4 6.4 中断技术中断技术53掌握：中断的基本概念中断响应的一般过程中断向量表及其初始化8088/8086中断系统54一、中断的基本概念中断：CPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(称为中断服务程序或中断处理程序)，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这一过程称为中断。55中断源引起CPU中断的事件，发出中断请求的来源。56内部中断内部中断外部中断外部中断异常中断异常中断软件中断软件中断可屏蔽中断可屏蔽中断非屏蔽中断非屏蔽中断异常事件引起异常事件引起中断指令引起中断指令引起INTR中断中断NMI中断中断引入中断

《山东大学微机原理与应用课件06输入输出系统》由会员东***分享，可在线阅读，更多相关《山东大学微机原理与应用课件06输入输出系统》请在金锄头文库上搜索。