触发器功能测试实验报告.docx

触发器功能测试031210419 胡鲲一•实验目的1•了解时钟脉冲的触发作用2.掌握基本RS、JK、D触发器的逻辑功能、编写和使用3•理解触发器所实现的状态转换功能二•实验器件开发板、计算机、vivado软件三•实验内容1•基本RS触发器的编写，验证并且生成IP核连接电路图，在R,S两引脚输 入不同的电平，测试输出端电平module rs_ff1O(input s_n,input r_n,output q);case({s_n,r_n}) 2'b00 : q=1'bx; 2'b01 : q=1'b1; 2'b10 : q=1'b0; 2'b11 : q=q;reg q; always@* beginendcaseendendmodule2.JK触发器的编写，验证并且生成IP核module jk_ff1O(input clk,beginoutput q,output q_n,input j,input k);reg q;always@(posedge clk)case({j,k})2'b00 : q<=q;2'b01 : qv=1'b0;2'b10 : q<=1'b1; 2'b11 : qv=〜q； default : q<=1'bx; endcaseendassign q_n=~q;endmodules-nL>r as_nqr_nelkrs_ff_v10先将s_n、r_n置于10或01状态，然后将其置于11状态，给j、k 一个初始激励 信号，随后一上一下拨动s_n、r_n的开关，输入一个时钟信号，观察q、q_n灯 的亮灭情况。

四•实验数据及分析R触发器V16 (s_n) V17 (r_n) U160 0 不定0 1 暗1 0 亮1 1 保持JK触发器(上升沿触发)E19(q_n)R2Tl(s_n,r_n) V16(J) V17(K)亮置0暗置1暗保持亮翻转11->10->01->11 0 111->10->01->11 1 011->10->01->11 0 011->10->01->11 1 1五•实验心得及体会用Verilog做数电实验看似比普通的用面包板做实验来得轻松，实际上能用 软件简单做实验的前提是对该软件的编译语言十分熟练，如此才能轻易地实现芯 片的数字化，将有关芯片的逻辑功能用编译语言实现，这其中的学习过程也是不 简单的因此，每次实验前的预习也是相当重要的，正如此次实验，在认真研究过老 师课前下发的指导后，我在课上很快就做出了实验结果，这就充分说明了实验课 前预习的重要性。