微机原理及接口技术 教学课件 ppt 作者 王惠中 王强 第3章 存储器.ppt

第三章 半导体存储器,3.1 概述 3.2静态存储器 SRAM 3.3 动态存储器DRAM 3.4 只读存储器ROM 3.5 存储器系统的设计,3.1 概述 通过前面章节的讨论，我们对存储器的功能已经有了初步的了解有了存储器，计算机才具有记忆功能，从而实现程序存储，使计算机能够自动高速地进行各种复杂的运算存储器系统是微机系统中重要的分系统,内存储器用来存放当前运行的程序和数据，一般由一定容量的速度较高的存储器组成，CPU可直接用指令对内存储器进行读/写操作在微机中，内存储器是由半导体存储器芯片组成内存储器也称为主存储器， 或简称为存储器存储器系统由内存储器和外存储器两部分组成,外存储器是CPU通过I/O接口电路才能访问的存储器，其特点是存储容量大、速度较低，又称海量存储器或二级存储器外存储器用来存放当前暂时不用的程序和数据CPU不能直接用指令对外存储器进行读/写操作，如要执行外存储器存放的程序，必须先将该程序由外存储器调入内存储器在微机中常用硬磁盘、软磁盘和磁带作为外存储器,半导体存储器按存取方式不同，分为读写存储器RAM（Random Access Memory）和只读存储器ROM（Read Only Memory）。

读写存储器指机器运行期间可读、可写的存储器目前微机中作为内存储器的半导体存储器，其主要特点是采用大规模集成电路技术构成单个芯片形式或者大容量的条形动态存储器（SIMM DRAM）形式，因而使用方便，价格较低只读存储器指机器运行期间只能读出信息，而不能写入信息的存储器RAM是随机存取存储器的意思，“随机存取”含意是指对存储器任何一个单元中信息的存取时间与其所在位置无关它是相对于“顺序存取”而言的对顺序存取（或串行存取）的存储器（如磁带），必须按顺序访问各单元，即信息的存取时间与其所在位置有关对内存储器而言，随机存取存储器和读写存储器是一回事，读写存储器的英文缩写应为RWM(Read Write Momery)由于拼读困难，都称作RAM读写存储器按信息存储方式可分为静态RAM（Static RAM, 简称SRAM）和动态RAM（Dynamic RAM, 简称DRAM）,只读存储器有 3 种类型：,掩模式ROM（简称ROM）、可编程只读存储器PROM（Programmale ROM）和可擦可编程只读存储器EPROM（Erasable Programmable ROM）只读存储器电路比RAM简单，故集成度高，成本也低。

其最大优点是所存信息能长期保存，当电源断电时，ROM中的信息不会消失，通电后立即可以使用，是非易失性的因此，通常用ROM存放引导装入程序，系统每次加电立即进入ROM区的程序，在执行引导装入程序时把存在磁盘或其它外存储器上的程序和数据装入内存并启动其它程序运行ROM还可以存放一些不需改变的其它程序和数据,在微型计算机的存储器中，既有RAM模块，又有ROM模块半导体存储器的制造工艺多种多样根据工艺不同，半导体存储器又分为双极型TTL逻辑、发射极耦合（ECL）逻辑、 NMOS、 CMOS、 HMOS等几种存储电路形式 ,半导体存储器技术性能指标主要有以下几项：,1） 存储容量 存储容量是存储器的一个重要指标存储容量是指存储器可以存储的二进制信息量，它一般是以能存储的字数乘以字长表示的即存储容量=字数×字长，如一个存储器能存4096 个字，字长16 位，则存储容量可用 4096×16 表示微型计算机中的存储器几乎都是以字节（8位）进行编址的，也就是说总认为一个字节是“基本”的字长，所以常常只用可能存储的字节数来表示存储容量存储器存储的字节数常常很大，如16384、32768、65 536，为了表示方便，常常以 1024 为 1 K，以KB为存储容量的单位，这样上述 3 个存储器的存储容量可分别表示为16 KB、32 KB和64 KB。

,2） 最大存取时间 存储器的存取时间定义为存储器从接收到寻找存储单元的地址码开始，到它取出或存入数据为止所需的时间通常手册上给出这个参数的上限值，称为最大存取时间显然，它是说明存储器工作速度的指标最大存取时间愈短，计算机的工作速度就愈快半导体存储器的最大存取时间为十几ns到几百ns,显然，存储容量是反映存储器存储能力的指标3） 可靠性 可靠性是指存储器对电磁场及温度等变化的抗干扰性， 半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上,4) 其它指标 体积小、重量轻、价格便宜、使用灵活是微型计算机的主要特点及优点，所以存储器的体积大小、功耗、工作温度范围、 成本高低等也成为人们关心的指标,上述指标，有些是互相矛盾的这就需要在设计和选用存储器时，根据实际需要，尽可能满足主要要求且兼顾其它,存储器的分级体系结构,简单的二级结构： 主 存 ＋ 辅 存,微机系统中存储器采用分级体系结构的根本目的是为了协调速度、容量、成本三者之间的矛盾四级结构,寄存器 ＋ Cache ＋ 主存 ＋ 辅存,其中：cache-主存结构解决高速度与低成本的矛盾； 主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾；,只有主存（内存）占用CPU的地址空间,PC/XT机系统内存空间的划分,存储器分类,按存储介质，可分为半导体存储器、磁介质存储器和光存储器 按照存储器与CPU的耦合程度，可分为内存和外存 按存储器的读写功能，分为读写存储器（RWM：Read/Write Memory）和只读存储器（ROM：Read Only Memory) 按掉电后存储的信息可否永久保持，分为易失性（挥发性）存储器和非易失性（不挥发）存储器,存储器分类,按照数据存取的随机性，分为随机存取存储器、顺序存取存储器（如磁带存储器）和直接存取存储器（如磁盘 ） 按照访问的串行/并行存取特性，分为并行存取存储器和串行存取存储器 按照半导体存储器的信息存储方法，分为静态存储器和动态存储器 按存储器的功能，分为系统存储器、显示存储器、控制存储器 一般把易失性半导体存储器统称为RAM，把非易失性半导体存储器都称为ROM,存储器的分类及选用,按 存 储 介 质 分 类,（按读写功能分类),（按器件原理分类）,(按存储原理分类),§3.2.1 静态RAM的六管基本存储单元,集成度低，但速度快，价格高，常用做Cache。

T1和T2组成一个双稳态触发器，用于保存数据T3和T4为负载管 如A点为数据D，则B点为数据D行选择线有效（高电 平）时，A 、B处的数据信息通过门控管T5和T6送至C、D点行选择线,列选择线,列选择线有效（高电 平）时，C 、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O静态读写存贮器（SRAM）使用十分方便，在微型计算机领域获得了极其广泛的应用现以一块典型的SRAM芯片为例说明其外部特性及工作过程SRAM6264引线图,（1） 8K×8bit的CMOSRAM芯片 ① 引线功能6264（6164）有28条引出线，它们包括： A0~A12为13条地址信号线 D0~D7为8条双向数据线 ，CS2为两条选片信号的引线 为输出允许信号 是写允许信号 NC为没有使用的空脚芯片上还有+5V电压和接地线 ② 6264（6164）的工作过程6264真值表,SRAM6116引线图,（2） 2K×8bit的CMOSRAM芯片,§3.2.2 存储器访问周期的时序,在选择存储器器件时，须考虑的最重要的参数是存取时间从地址输入稳定到数据输出的最大时延大于从芯片片选有效到数据输出的时延所以前一个时延参数称为存取时间。

常用的MOS RAM的存取时间一般在 15~500 ns之间由于存储器芯片内部有支持电路，所以它们之间的连接是很方便的但是存储器芯片对输入信号的时序要求却是很严格的，而且各种存储器芯片的时序要求也不相同为确保正常工作，存储器板上的控制逻辑提供的地址输入和控制信号必须满足该器件制造厂家所规定的时序参数存储器的读操作与写操作时序是不同的图 （a）是存储器读周期的时序在读周期开始处的A点，加上地址信号并保持稳定，直到读周期结束为了减小存取时间，在B点前应提供 CS 信号在C点后数据输出变为有效，并一直保持到地址和芯片片选信号变化为止写允许信号 WE 在读周期时序图中未给出，它在整个读周期中应保持为高电平,,,SRAM6264数据读出波形,对于读操作而言， 输出数据有效后不能立即改变地址输入信号而开始另一次读操作 这是因为在下一次存储器操作之前，器件需要一定的时间来完成内部操作，这段时间叫作读恢复时间存取时间和读恢复时间之和叫作存储器读周期时间 从一次读操作的开头到下一个存储器周期开始之间的时间不应小于存储器读周期时间,数据输入的时序要求不太严格，只要在整个写周期中保持稳定即可但对于写脉冲却有两个严格的时序要求：地址建立时间和写脉冲宽度。

地址建立时间就是地址状态达到稳定的时间，在经过这段时间之后才能加入写脉冲图 （b）中，地址建立时间是A点和B点之间的那段时间写脉冲宽度定义为写脉冲必须保持有效（低电平）状态的那段时间写周期时间是A点和D点之间的那段时间，是地址稳定时间、 脉冲宽度及写恢复时间之和有些存储器器件的读写恢复时间可以为零这里要注意，上述存取时间和读写周期时间是存储器器件本身的最小时序要求由于I/O控制逻辑、系统总线逻辑和存储器接口逻辑均会造成延时，所以从整个存储系统来考虑存取时间和读、写周期时间还要长,与上面介绍的静态RAM相似，动态RAM存储器器件内的基本存储电路也是按行和列组成矩阵的，基本区别在于存储电路不同与静态RAM中信息的存储方式不同，动态RAM是利用MOS管栅源间的极间电容来存储信息的当电容充有电荷时，称存储的信息为 1；电容上没有电荷时，称存储的信息为 0由于电容上存储的电荷不能长时间保存，总会泄漏， 因此必须定时地给电容补充电荷，这称为“刷新”或“再生”3.3 动态存储器DRAM,1. 动态RAM基本存储电路 常用的动态基本存储电路有 4 管型和单管型两种，其中单管型由于集成度高而愈来愈被广泛采用。

我们这里以单管基本存储电路为例说明动态RAM的单管基本存储单元,集成度高，但速度较慢，价格低，一般用作主存电容上存有电荷时，表示存储数据A为逻辑1； 行选择线有效时，数据通过T1送至B处； 列选择线有效时，数据通过T2送至芯片的数据引脚I/O； 为防止存储电容C放电导致数据丢失，必须定时进行刷新； 动态刷新时行选择线有效，而列选择线无效刷新是逐行进行的刷新放大器,动态读写存贮器（DRAM），以其速度快、集成度高、功耗小、价格低在微型计算机中得到极其广泛地使用 （1）动态存贮器芯片2164A的引线 A0~A7为地址输入端 DIN和DOUT 是芯片上的数据线 RAS为行地址锁存信号 CAS为列地址锁存信号 WE为写允许信号DRAM2164引线图,64K×1bit的HMOSDRAM芯片,（2） DRAM的工作过程 ① 读出数据 ② 写入数据 ③ 刷新Intel2164为64K×1动态RAM，采用HMOS工艺，单管动态基本存储电路，单一的+5V电源，最大的工作/维持功耗为150/110mW，所有的输入、输出引脚都与TTL电路兼容，2164共有16个引脚它的地址码的输入和控制方式不同于前面讨论的静态RAM。

2164是64K×1 的芯片，要有16位地址码对其控制，所以芯片本应有16个引脚作为地址线，但实际上只有8个引脚用作地址引线为了实现 16 位地址控制，采用分时技术将16位地址码分两次从8条地址引线上送入芯片内部，而在片内设置两个8位锁存器，分别称为行锁存器和列锁存器16位地址码也分成行地址（低8位地址）和列地址（高8位地址），在两次输入后分别寄存在行锁存器内。