计算机组成原理-实验1静态随机存储器实验.docx

计算机组成原理实验报告实验名称：静态随机存储器实验实验类型：验证型实验环境： PC + TD-CMA实验系统指导教师：专业年级：姓名：学号：实验地点：实验日期：实验成绩:一、 实验目的：掌握静态随机存储器RAM工作特性及数据的读写方法二、 实验过程实验原理实验所用的静态存储器由一片6116 （2KX8bit）构成（位于MEM单元），如图2-1-1 所示6116有三个控制线：CS （片选线）、OE （读线）、WE （写线），其功能如 表2-1-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE=0时进行写操作， 本实验将CS常接地Vec A8 M WE OE A10 CS 1/07 1/061/05 1/CW1/O3A7 AG A5 Ad A3 A2 Al AU l/OO 1/01 UO2GND图 2-1-1 SRAM 6116 引脚图图 2-1-1 SRAM 6116 引脚图由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU 能控制MEM的读写，实验中的读写控制逻辑如图2-1-2所示，由于T3的参与，可以 保证MEM的写脉宽与T3 一致，T3由时序单元的TS3给出（时序单元的介绍见附录 2）。

IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为 写表 2-1-1 SRAM 6116 功能表CS W 0E 功能图2-1-2读写拽制逻辑实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7„D0的内容地址线接至地址总线，地址总线上接有8个LED灯显示A7„A0 的内容，地址由地址锁存器（74LS273,位于PC&AR单元）给出数据开关（位于IN单 元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据地址寄存器为8位， 接入6116的地址A7„A0，6116的高三位地址A10„A8接地，所以其实际容量为256 字节图2-1-3存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR 按钮实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其 中IOM应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有 效1）关闭电源，连接实验电路，并检查无误2） 将时序与操作台单元的开关KK2置为‘单拍’档，开关KK1、KK3置为‘运行’档3） 将CON单元的IOR开关置为1（使IN单元无输出），打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。

4）给存储器的 00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数 据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读 写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1）， 按动ST产生T3脉冲，即将地址打入到AR中再写数据，具体操作步骤为：先关掉存储器 的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打 开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST产生 T3脉冲，即将数据打入到存储器中写存储器的流程如图2-1-5所示（以向00地址单元写入11H为例）：WRRDIOMIORLDAR1/ WRRDIOMIORLDAR\ T3图2-1-5写存储器流程图（5）依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否 与前面写入的一致同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样， 而在进行读操作时，应先关闭IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0， RD=1， IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。

读存储器 的流程如图2-1-6所示（以从00地址单元读出11H为例）：三、 实验结果以给地址为15H（00010101）的单元写入42H（01000010）为例，从二进制地址单元输入00010产 生脉冲将地址打入AR中,对应的代表地址的指示灯亮，地址输入成功;从二进制地址单元输入 要写入的数据01000010,数据开关输出要写入的数据，打开输入三态门，存储器处于写状态，按 动ST产生T3脉冲，即将数据打入到存储器中，对应的指示灯亮，数据写入成功四、 讨论与分析A. 思考题：由两片6116（2K*8）怎样扩展成（2K*16）或（4K*8）的 存储器？怎样连线？2片6116构成2k*16位存储器：把地址线并起来，2片6116的8根+8根数据线分别接d0 d1 d2 d15B. 小结：1.总线存在竞争后，会有滴的声音，此时应该关闭电源，检查路线 2-2.偶尔会出现线插反，导致实验结果出现差错五、 实验者自评刚开始由于想快点连完线，好做实验，结果导致线连错了，做实验时 检查半天不知道为什么出错了，最后把线重新检查一遍后，找到错误 通过第一次实验的教训，以后连接线的时候都会慢慢来连，以确保不 会出错。

通过本次实验，自己还对RAM静态存储己制有了更形象的 了解六、附录：关键代码。