江苏开放大学计算机组成原理第5次第5题实验一 全加器实验.doc

江苏开放大学实验报告学　　号：　　 姓　　名：　　　　　　　课程代码：　　　　 060214 　　　课程名称：　　 计算机组成原理　　评阅教师：　　　 　实验任务1 全加器实验1.1实验目的1）熟悉多思计算机组成原理网络虚拟实验系统的使用方法2）掌握全加器的逻辑结构和电路实现方法1.2实验要求1）做好实验预习，复习全加器的原理，掌握实验元器件的功能特性2）按照实验内容与步骤的要求，独立思考，认真仔细地完成实验3）写岀实验报告1.3实验电路本实验使用的主要元器件有：与非门、异或门、开关、指示灯AiBiCi图1.1一位全加器实验电路一位全加器的逻辑结构如图1.1所示，图中涉及的控制信号和数据信号如下:1）Ai、Bi：两个二进制数字输入2）Ci：进位输入3）Si：和输岀4）Ci+1：进位输岀1.4实验原理1位二进制加法器有三个输入量：两个二进制数字Ai、Bi和一个低位的进位信号Ci,这三个值相加产生一个和输岀Si以及一个向高位的进位输岀Ci+1，这种加法单元称为全加器，其逻辑方程如下：Si(1.1)=Ai㊉Bi㊉CiCi+1=AiBi+BiCi+CiAi1.5实验内容与步骤1.运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图1.1所示搭建实验电路，得到如图1.2所示的实验电路。

图1.2一位全加器虚拟实验电路2 打开电源开关，按表1-1中的输入信号设置数据开关，根据显示在指示灯上的运算结果填写表1-1中的输出值 表1-1 —位全加器真值表输入输出AiBiCiSiCi+100000001100101001101100101010111001111113.关闭电源开关，增加元器件，实现一个2位串行进位并行加法器用此加法器进行运算，根据运算结果填写好表1-2表1-2 2位串行进位并行加法器真值表输入输出A2A1B2B1C1S2S1C30101001001011110100101001001111010110110111111111.6思考与分析1. 串行进位并行加法器的主要缺点是什么？有改进的方法吗？对于串行进位并行加法器而言，各位之和的产生时间是不同的，而该加法器的最长运行时间应以 最高位的和及进位信号产生的时间来计算，当加数和被加数的位数越多时，串行进位加法器的延迟时间也就越长，运算速度就越慢 可以采用并行进位的先行进位加法器。