部分数电译码器和编码器指导书.doc

实验二 译码器和编码器一实验目的1.掌握译码器、编码器的工作原理和特点2.熟悉常用译码器、编码器的逻辑功能和它们的典型应用3掌握集成译码器的扩展方法二、实验原理和电路根据逻辑功能的不同特点，常把数字电路分成两大类：一类叫做组合逻辑电路，另一类叫为时序逻辑电路组合逻辑电路在任何时刻其输出的稳态值，仅决定于该时刻各个输入信号取值组合的电路其特点是无“记忆性”1.译码器译码器是组合电路的一部分，所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器译码器分为三类：a.二进制译码器：如中规模2—4线译码器74LS139，3—8线译码器74LS138等二进制译码器实际上也是负脉冲输出的脉冲分配器若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器b.二—十进制译码器：实现各种代码之间的转换，如BCD码—十进制译码器74LS145等c.显示译码器：用来驱动各种数字显示器，如共阴数码管译码驱动74LS48，（74LS248），共阳数码管译码驱动74LS47（74LS247）等2.编码器编码器也是组合电路的一部分。

编码器就是实现编码操作的电路，编码实际上是译码相反的过程按照被编码信号的不同特点和要求，编码器也分成三类：a.二进制编码器：如用门电路构成的4—2线，8—3线编码器等b.二—十进制编码器：将十进制的0～9编成BCD码，如：10线十进制—4线BCD码编码器74LS147等c.优先编码器：如8—3线优先编码器74LS148等三、实验器材、1.数字电路实验装置 1台2.集成电路：74LS138 2片 显示器LC5011-11 74LS147、74LS148、74LS248、74LS139、74LS145 各1片四、实验内容及步骤1.译码器实验（1）将二进制2-4线译码器74LS139，及二进制3-8译码器74LS138分别插入实验系统IC空插座中按图2.1接线，输入G、A、B信号，观察LED输出Yo、Y1、Y2、Y3的状态，并将实验结果填入表2.1中按图2.2接线，输入G1、G2A、G2B、A、B、C信号，观察LED输出Yo～Y7使能信号G1，G2A，G2B满足表2.2条件时，译码器选通。

并将实验结果填入表2.2中 表2.1 74LS139 2-4线译码器功能表 图2.1 74LS139 2-4线译码器实验线路表2.2 74LS138 3-8线译码器功能表输 入输 出使能选择G1 G2C B A× 10 ×1 01 01 01 01 01 01 01 0× × ×× × ×0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 1图2.2 74LS138 3-8线译码实验线路（2）译码器扩展用一片双2线-4线译码器74LS139扩展为3线-8线译码器，画出它们的扩展图，并接线验证3）显示译码把译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入实验台（或箱）空IC插座中，按图2.3接线图2.4为共阴极数码管管脚排列图接通电源后，观察数码管显示结果是否和拨码开关指示数据一致。

如无8421码拨码开关，可用四位逻辑开关代替） 图2.3 译码显示实验图 图2.4共阴极数码管LC5011-11管脚排列图2.编码器（1）将10-4线（十进制-BCD码）编码器74LS147插入实验系统IC空插座中，按照图2.5接线，其中输入端接9位逻辑0-1开关，输出QD、QC、QB、QA接4个LED发光二极管接通电源，按表2.3输入各逻辑电平，观察输出结果并填入表2.3中2）用8421BCD编码器（74LS147）取代图2.3中的拨码开关，组成一个1位十进制0~9数码显示电路，接线并验证其逻辑功能3）将8-3线优先编码器按上述同样方法进行实验论证其接线图如图2.6所示功能表见表2.4 表2.3 十进制/BCD码编码器功能表输入输出1 2 3 4 5 6 7 8 9QD QC QB QA1 1 1 1 1 1 1 1 1× × × × × × × × 0× × × × × × × 0 1× × × × × × 0 1 1× × × × × 0 1 1 1× × × × 0 1 1 1 1× × × 0 1 1 1 1 1× × 0 1 1 1 1 1 1× 0 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1图2.5 10-4线编码器实验接线图 ×：状态随意 表2.4 8/3线编码器功能表输入输出E10 1 2 3 4 5 6 7QC QB QAGS EO1000000000× × × × × × × ×1 1 1 1 1 1 1 1× × × × × × × 0× × × × × × 0 1× × × × × 0 1 1× × × × 0 1 1 1× × × 0 1 1 1 1× × 0 1 1 1 1 1× 0 1 1 1 1 1 10 1 1 1 1 1 1 11 1 11 1图2.6 8-3线编码器实验接线图 五、预习要求1.复习译码器、编码器的工作原理和扩展方法。

2.熟悉实验中所用译码器、编码器集成电路的管脚排列和逻辑功能3.画好实验用逻辑状态表六、实验报告要求1.根据实验内容整理实验线路图和实验数据、表格2.总结用集成电路完成扩展电路功能的方法3.总结译码器和编码器的异同点实验三 组合逻辑电路的设计及测试一、实验目的1、掌握组合逻辑电路的设计方法2、掌握半加器、全加器的工作原理3、进一步熟悉组合逻辑电路用不同形式表示的方法二、实验原理和电路1、组合逻辑电路的设计使用中、小规模集成电路来设计组合逻辑电路是最常见的方法设计组合逻辑电路的一般步骤和方法，如图3.1所示图3.1 组合逻辑电路设计流程图 其方法是：（1）根据设计任务的要求建立输入、输出变量，并列出真值表2）用逻辑代数或卡诺图化简法求出简化的逻辑表达式并按实际选用逻辑门的类型修改逻辑表达式 （3）根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路4）用实验来验证设计的正确性2、组合逻辑电路设计举例 用“与非”门设计一个表决电路其要求是当四个输入端中有三个或四个为“1”时，输出端才为“1”设计步骤：根据题意列出真值表如表3.1所示，再填入卡诺图表3.2中 表3.1 D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表3.2 DABC000111100001111111101 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z＝ABC＋BCD＋ACD＋ABD＝根据逻辑表达式画出用“与非门”构成的逻辑电路如图3.2所示。

图3.2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20按图3.2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表3.1进行比较，验证所设计的逻辑电路是否符合要求三、实验器材1. 数字电路实验装置 1台2.集成电路：74LS00 74LS32 74ls20 各 2片 74LS08、74LS86、 各1片 四、实验内容及步骤1、测试用与非门和异或门（74LS86）设计半加器逻辑功能试用异或门逻辑电路图接线验证并将结果填入表3.3中要求按上述例题所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止表3.3输入端A0101B0011输出端YZ2、用异或门、与门、或门集成块设计全加器的逻辑电路，接线验证并将结果填入表3.4中。

设计要求按组合逻辑电路设计流程图所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止表3.4Ci-1BiAiSiCi0000010100111001011101113. 任意组合逻辑电路的设计某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决当满足以下条件时表示同意：有三人或者三人以上同意，或者有两人同意，但其中一人教练试用集成门电路设计该表决电路设计要求按组合逻辑电路设计流程图所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止五、预习要求1. 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。