互连线概念.docx

互连线概念 互连线及布线系统的功能：分配时钟信号和其他信号，以及提供电源线和地线. 互连线的基本发展要求是满足在尺寸进一步缩小的情况下,能够更高速的传输信号采用Cu—CMP的大马士革镶嵌工艺是目前唯一成熟和已经成功应用到IC制造中的铜制程工 艺.器件的可靠性和集成电路互连系统 的可靠性是制约芯片寿命的两个关键因素，因此集成电路互连系统的可靠性一直 是 IC 设计和制造所关心的重要问题Al，Cu 优缺点 集成电路技术的进步和更新换代是以所加工最小特征尺寸的缩小、硅片尺寸 的增加及芯片集成度的增加为标志的新技术新工艺的发展要求引入新的互连技 术来突破传统互连的局限性.第一代互连技术是以铝和铝合金作为导体材料，二 氧化硅作为绝缘介质材料的铝互连技术在超大规模集成电路(VLSI)时代及以前的 集成电路中，铝互连技术基本上可以满足电路性能的要求，从而得到了广泛的应 用但是随着器件特征尺寸进入深亚微米领域，这就要求金属互连线的宽度不断 减小，金属互连线的层数不断增加.但是由于采用铝(舢)作为互连材料，随着互连 层数和长度的增加以及宽度的减小，铝互连线电阻增加，使得电路的延迟时间、 信号衰减以及串扰效应增加，同时电迁移和应力迁移失效加剧，严重影响到电路 的可靠性。

因此，新的工艺采用铜(Cu)和低介电常数(k)介质材料取代传统的A1和Si02. 基于大马士革结构的 Cu 互连集成工艺被称为第二代互连工艺使用铜作为互连材 料有很多优点：但是采用铜/低k互连工艺也有其缺点与不足之处:首先，Cu是半导体的深能级杂质，对半导体中的载流子具有强的陷阱效应，同时Cu在Si02介质中扩散很快,Cu进入Si和Si02后，在Si中充当深能级受主杂质，并形成高阻化合物，降低其绝缘性能，引起介质穿通，从而使Si02的介电性能严重退化，使器件性能大大降低【1】为了阻止铜离子扩散，需要在金属铜和二氧化硅之间加上一层扩散阻挡层，如TaN、Ta、TiN等，以解决Cu污染问题.由3于TaN或Ta等扩散阻挡层电阻率较大，不能直接实现均匀的电化学镀铜，故需在E扩散阻挡层表面淀积一薄层铜来做种子层•淀积扩散阻挡层和Cu种子层一般米用真空溅射(Sputtering)或物理气相淀积(PVD)的方法铜的工艺不同于传统的铝刻蚀工艺，且Cu在空气中易氧化•而大马士革结构与化学机械抛光技术(CMP)的结合， 解决了 Cu互连引线图形的加工问题.在CMP工艺之后还需再淀积一层金属钝化 层，来解决Cu易氧化的问题。

而由于低k材料存在硬度小,密度低，粘附性差等缺点，且低k材料与刻蚀 停止层和阻挡层材料的热膨胀系数及杨氏模量相差很大，这些特性所引起的可靠 性问题更有可能加剧Cu互连系统的失效低k材料在互连系统中的应用也存在着 机械强度差、机械加工完整性差、工艺处理困难、与化学机械抛光工艺的兼容性 差以及与集成电路后端工艺兼容性差等一系列的问题【2】若采用多孔材料来降低介 电常数，则由于多孔材料的吸附性,可能在工艺中吸附一些化学物质而对整个工 艺过程造成严重影响，且多孔材料的粘附性能较差，当受到热应力、清洗应力等 作用力时，有可能与金属层分离更由于多孔结构质地柔软,过高的压力会使这 种结构受到压缩，严重影响其介电常数.虽然Cu /低k互连技术的研究和应用已取得了很大的进展但目前还存在很多 可靠性问题，其技术也有待改善.对于互连技术来说，导线电阻率的降低、新型 互连材料的集成、互连引线和通孔图形的加工、芯片平坦化的控制等方面将是严 峻的挑战C “低k互连系统失效机理非常复杂，影响Cu/低k互连系统可靠性的 因素主要有Cu玷污、电迁移、应力迁移、热循环稳定性、介电应力、热导率等， 国内外研究的主要方面有电迁移、应力迁移、TDDB、阻挡层的影响、低k介质、 淀积Cu方法、晶粒结构、焦耳热效应等各个因素【3,4, 5】，铜的特殊工艺使得铜的电 迁移失效机理比较特殊，Cu互连线抗电迁移的能力受Cu互连后端工艺的影响很 大，电迁移过程中空洞聚集的位置不同会导致其电迁移寿命不同。

应力迁移受到 系统中的残余热应力和应力梯度两种因素的影响，而且互连结构、层间介质材料 等因素均于应力迁移失效有关因此，对CW低k互连系统可靠性的研究是必要且 必需的和应力迁移失效问题2．3．4 低 k 介质与铜互连集成工艺的可靠性问题低k介质与Cu的互连集成技术中，可靠性是一个非常重要的问题C训低k 互连系统的可靠性研究涉及到电迁移、应力迁移、热循环稳定性、介电应力、热 导率等问题•互连介质层材料，包括低k材料、刻蚀停止层材料，其可靠性问题 涉及到高的电压应力、高的温度循环应力、介质导热对介电性能的影响.对于互 连介质材料来说，希望尽可能低的介电常数和尽可能高的击穿特性•互连介质的 可靠性特征通常与材料性质、制备工艺、材料和工艺的兼容性密切相关研究介 质的失效机制对材料的选择和制备工艺的优化具有重要的指导意义;而研究所选 用的材料和制备工艺能否满足电路可靠性的要求，是低k介质集成技术必须要研 究的问题对于互连介质材料来说，必须保持稳定的电学性质，如平带电压和泄 漏电流其中研究在高的电压应力和温度循环应力的作用下,介质材料的 C．V 和 I. v特性的变化是研究其电学稳定性的常用手段.研究互连介质层的Cu污染、热 应力、温度循环、介质经时击穿(TDDB )特性是分析互连介质层可靠性的常用手段. 对于洲低 k 互连系统， Cu 互连线(包括通孔和沟槽互连线)的电迁移和应 力迁移特性的影响是可靠性研究的主要内容，通孔和沟槽引线中空洞和晶须的形 成是造成电迁移失效和应力迁移失效的重要因素.Cu /低k互连系统的可靠性研究 主要包括:电迁移(Electromigration)、应力迁移(Stress-migration)或应力诱发空洞(Stress Induced Voiding)、层间介质经时击穿(inter—metal dielectric-time. dependent dielectric breakdown， IMD. TDDB)等几个方面，本文重点研究Cu互连系统的电迁移 和应力迁移失效。

电迁移失效是指器件工作时，由于金属互连线内电流的流通， 使得金属离子会沿导体产生质量的运输，其结果使金属线的某些部分产生空洞或 晶须，最终导致互连断路或短路的失效过程【l 31应力迁移失效是由于互连金属与 层间介质材料的热膨胀系数不匹配，温度的改变使得互连系统中存在残余热应力, 18 Cu /低k互连系统可靠性研究残余应力促使空位产生，并使其沿应力梯度方向移动，造成空位聚集形成空洞或 使空位在早先存在的空洞处积累，空洞逐渐增大,最终将导致互连断路的失效过 程【141TDDB失效是互连系统中层间介质经时击穿，其失效模式与机理基本上与 栅介质TDDB的失效机理一致.TDDB失效主要分为两种模式,一种是E模式， 另一种是1/E模式，其中E模式仅仅与材料有关，而1/E模式不仅与材料有关，同 时还与铜原子扩散有关然而,Cu互连线的引入也带了许多新的问题展道路并不平坦，光刻和污染的问题使得Cu 互连的应用进展缓慢为了防止和解决Cu 的污染和难以刻蚀的问题,Cu互连关键工艺 中需要引入阻挡层、化学机械抛光(CMP)平坦 化、专门的通孔技术与通孔材料,以及残余杂 质的清洁等工艺2) AI(Cu)有稳定的界面，而 铜却没有稳定的界面【6】。

对AI(Cu)合金而言， 颗粒边界的激活能为0. 80—0. 96 eV，与界面 或内部相比是最小的，故AI (Cu)中，颗粒边界 扩散占主导地位同理， Cu 中界面扩散占主导 地位3)加工后不同的连线结构 Al 连线工艺 是平面工艺；而 Cu 互连工艺则是全新的 3D 微 结构此外,Cu互连工艺还引人了新的失效 机理，就是电化学失效机理它可能导致Cu 金属连线间的短路•对于Cu互连工艺多 层互连，信号的失真、连线间的信号串扰等 也是尚待解决的问题对于 Cu 互连系统而言， Cu 的可靠性只 是一个重要方面，它还包括Low—k介质层、 Cu 与介质层的集成等可靠性问题在集成电路工艺中，有着极好热稳定性、抗湿性的二氧化硅(SiO2)—直是金属互联线路间 使用的主要绝缘材料•而金属铝(AI)则是芯片 中电路互联导线的主要材料.然而,随着集成电路 技术的进步，具有高速度、高器件密度、低功耗 以及低成本的芯片越来越成为超大规模集成电路制 造的主要产品此时，芯片中的导线密度不断增 加,导线宽度和间距不断减小，互联中的电阻(R )和电容(C )所产生的寄生效应越来越明 显图1 是集成工艺技术与信号传输延迟的关系。

由图可见，随着集成工艺技术的提高(线宽的减 小)，由互联引起的信号延迟也就成为制约芯片性 能提升的重要因素.当器件尺寸小于0.25mm后,克服阻容迟滞(RC Delay )而引起的信号传播延迟、线间干扰以及功率 耗散等,就成为集成电路工艺技术发展不可回避的 课题趋肤效应在高频条件下，导体内部的电流分布不均匀，电流集中在导体的“皮肤”部分，也就 是说电流集中在导体外表的薄层，越靠近导体表面,电流密度越大，导线内部实际上电流较 小.因此,导体的有效截面积减小由，知趋肤效应会使导体的电阻增加趋附深度越小，趋肤效应越显著，有效面积越小,导线电阻二01二 心三主Fre(.|iienuy (GHz)串扰串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰这种干扰是由于两条信号线间的耦合，即信号线之间互感和互容耦合引起的串扰是由于临近两导体之间的互容和互感所引起的因而在临近传输线上引起的感应噪声的 大小和他们之间的互感和互容大小都有关系 串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生的不期望的电压噪声干 扰过大的串扰可能引起电路的误触发,导致系统无法正常工作 在多导线系统中，过多的传输线间的耦合或者说串扰，将有两个不利的影响。

首先,串扰会改 变总线中单根传输线的性能，比如传输线特征阻抗和传输速度等，而这些将会对系统时序和 信号完整性问题产生一定的影响;再者，串扰会将噪声感应耦合到其他的传输线上,这将进一 步降低信号完整性，导致噪声裕量变小串扰对系统性能的危害程度在很大程度上取决于数 据模式、线间距以及开关速度等方面结果表明，铜/介质覆盖层界面是电迁移扩散的最快路径，可通过改善该界面 特性的方法抑制电迁移失效残余热应力在通孔内部最大,应力梯度在通孔拐角 底部的下层互连线中达到极大值•应力极大值随通孔直径和层间介质材料介电常 数的减小而下降，随线宽和铜线余量长度的减小而上升应力梯度随通孔直径、 层间介质材料介电常数和铜线余量长度的减小而下降,随线宽减小而上升由张 应力产生的过剩空位在应力梯度的作用下沿主导扩散路径作扩散运动并在应力梯 度极大值处成核生长成空洞空洞生长速率由应力和应力梯度的大小共同决定为了解决互连引线 电阻随着特征尺寸的缩小而显著增加的问题，互连系统一般采用高纵横比的互连 线设计，即采用增加互连线金属层厚度的方法，但由此可能会带来互连线间串扰 效应的增加低k介质材料是指介电常数比Si02的介电常数低的介质材料•集成电路芯片 采用多层立体布线，不同传导层之间必须相互绝缘，而这种层间绝缘是通过在层间淀积绝缘介质实现的。

虽然低k材料具有柔软，易膨胀和导热少的特点，在工艺集成中有 一定难度，但是由于其介电常数低的特点，采用低k互连介质，可以 减小RC互连延迟，从而改进集成电路的速度性能在集成电路工艺中，低k材料必须满足诸多条件，例如：低介电常数、足够 的机械强度以支撑多层连线的架构、高杨氏模量、高击穿电压、低漏电、高的热 稳定性、良好的黏合强度、低吸水性、低薄膜应力、高。