单片机控制DDS模块实现正弦波.docx

特征180 MHz时钟速率参考时钟具有6倍倍乘器芯片具有高性能10位DAC和高速滞后比较器无杂散动态范围SFDR为43分贝@ 70 MHz的模拟输出32位频率控制字 简化控制接口：并行或串行 异步加载格式5位相位调制和补偿能力比较器纹波抖动＜80 ps p-p @ 20 MHz+2.7 V至+5.25 V单电源工作低功耗： 555毫瓦@ 180兆赫省电功能， 4毫瓦@ 2.7 V 超小28引线SSOP封装 频带宽正常输出工作频率范围为0〜72MHz ;应用频率/相敏正弦波合成 为进行数字通信设定时钟恢复和锁定电路 通信数字控制的ADC编码发生器敏捷L.O应用在正交振荡器连续波，调幅，调频，FSK信号，发射机的MSK模式概述该AD9851是一种高度集成的设备，采用先进的DDS技术，再加上内部高速度、高性能D / A转换器，和比较器，使一个 数字可编程频率合成器和时钟发生器功能化当参照准确的时钟源，AD9851可以产生一个稳定的频率和相位且可数字化 编程的模拟正弦波输出此正弦波可直接用作时钟源，在其内部转化为方波成为灵活的时钟发生器AD9851采用的最新 的高速DDS内核可接受32位的频率控制字，180 MHz系统时钟，分辨率为0.04赫兹。

该AD9851包含一个特有的6 X REFCLK倍乘器电路，因此无需高速外部晶振6 X REFCLK倍乘器使其有最小的无杂散动态范围SFDR和相位噪声特 性AD9851提供了 5位可编程相位调制，使移相输出的增量为11.25°功能方框图该AD9851包含一个内部的高速比较器可以输出一个低抖动输出脉冲可进行频率调整，控制能将相位调谐字异步加载 到AD9851并通过并行或串行方式载入并行负载格式由五个迭代的8位控制字(字节)第一个8位字节控制输出相 位，6 X REFCLK倍乘器，电源关闭启用和装载模式;其余字节组成32位频率控制字串行加载完成是通过一个40位串 行数据流进入通过其中一根并行输入总线该AD9851采用先进的具有突破性功能的CMOS技术供电电源仅555毫瓦功 率耗散(+5 V电源供电)，最大时钟速率为180兆赫该AD9851封装采用28引脚SSOP，主流AD9850为125 MHz的 频率AD9851详细说明时钟输入特性(6倍倍乘器未启动)：+5V供电时最小输出频率1MHZ，最高输出频率为160MHZ3.3 V供电时最小输出频率1MHZ，最高输出频率为120MHZ2.7 V供电时最小输出频率1MHZ，最高输出频率为100MHZ。

时钟输入特性(6倍倍乘器启动) ：+5V供电时最小输出频率5MHZ，最高输出频率为30MHZ3.3V供电时最小输出频率5MHZ，最高输出频率为20.83MHZ2.7V供电时最小输出频率5MHZ，最高输出频率为16.66MHZ输入阻抗：1MQ输出阻抗：120kQ宽带无杂散动态范围1.1 MHz模拟输出(DC to 72 MHz) +25° C IV 60 64 dBc20.1 MHz 模拟输出(DC to 72 MHz) +25° C IV 51 53 dBc40.1 MHz 模拟输出(DC to 72 MHz) +25° C IV 51 55 dBc50.1 MHz 模拟输出(DC to 72 MHz) +25° C IV 46 53 dBc70.1 MHz 模拟输出(DC to 72 MHz) +25° C IV 42 43 dBc文档收集于互联网，已重新整理排版.word版本可编辑，有帮助欢迎下载支持. 窄带无杂散动态范围1.1 MHz (±50 kHz) +25°C V 85 dBc1.1 MHz (±200 kHz) +25°C V 80 dBc40.1 MHz (± 50 kHz) +25°C V 85 dBc40.1 MHz (± 200 kHz) +25°C V 80 dBc70.1 MHz (± 50 kHz) +25°C V 85 dBc70.1 MHz (± 200 kHz) +25°C V 73 dBc器件输出特性输入电容 +25°C V3 pF输出阻抗 +25°C IV500 k输入偏差电流 +25°C I12 AA输入电压范围+25° C IV0— 5 V器件输出特性Logic“1” +5 V Supply +25°CVI+4.8VLogic“1” +3.3 V Supply +25°C VI+3.1VLogic“1” +2.7 V Supply +25°C VI+2.3VLogic “0” Voltage +25°C VI+0.4V连续的输出电流 +25°CIV 20mA滞后现象 +25°CIV10 mV传输延时 +25°CIV 7 ns转换频率 (1 V p-p Input Sine Wave) +25°C IV 200 MHz上升/下降 时间, 15 pF Output Load +25°CIV 7 ns输出抖动 (p-p)3 +25°C IV 80 ps (p-p) 时钟输出特性输出抖动 (时钟发生器配置,40 MHz 1 V峰峰值输入正弦波)+25° C V 250 ps (p-p)时钟输出占空比 FULL IV 50± 10 %最大绝对额定值最大节点温度 +150°C存储温度 -65°C to +150° CVS +6 V工作温度 -40°C to +85° C数字输入 -0.7 V to +VS + 0.7 V焊接温度 (10 sec) +300°C数字输出电流 30 mASSOP 热阻抗 82°C/WDAC 输出电流 30 mA引脚功能描述引脚标号 /助记符 功能4-l,/D0-D7 8位数据输入.数据端口，用于装载32位的频率控制字和8位相位控制字。

D7为最高位28 - 25/ D0=＜低位D7, 25引脚，也作为40位控制字串行输入引脚5/PGND 6 X REFCLK 倍乘器接口6/PVCC 6X REFCLK倍乘器正向供电电压引脚7/W_CLK 数据加载时钟.上升沿加载并行或串行频率/相位控制字异步输入到40-bit输入寄存器8 /FQ_UD 频率更新上升沿异步加载40位数据到内部数据寄存器对DDS核心起作用.FQ_UD作用当输入寄存器只能容纳一位有效的数据9 /REFCLOCK 参考时钟输入.CM0S/TTL-电平脉冲，直接或通过6X REFCLK倍乘器.直接模式，也是系统时钟.如果6X REFCLK倍乘器采用，倍乘器输出也是系统时钟系统时钟上升沿开始工作10， 19/AGND 模拟地 (DAC and Comparator).11, 18 /AVDD 模拟电路的正向供电电压(DAC和比较器，Pin 18)和带隙电压参考Pin 11.文档收集于互联网，已重新整理排版.word版本可编辑，有帮助欢迎下载支持.12/ RSET DAC外部复位连接一3.92 kQ电阻接地10 mA电流输出.这使得DAC的IOUT and I0UTB满量程输出成为 可能.RSET = 39.93/IOUT13 /V0UTN 内部比较器负向输出端14 /VOUTP 内部比较器正向输出端15 /VINN 内部比较器的负向输入端。

16 /VINP 内部比较器的正向输入端17 /DACBP DAC旁路连接.这是DAC旁路连接端连接通常为NC （无连接）以便有很好的无杂散性能20 /IOUTB互补DAC输出具有和I0UT有相同的参数，除去I0UTB =（满量程输出-I0UT）.输出负载应该等于I0UT 最好的无杂散性能21/ IOUT DAC输出端转换通常是一电阻或一变压器接到地.IOUT =（满量程输出-10UTB）22 /RESET 主复位引脚；高电平有效；高电平清除DDS累加器和相位延迟器为0Hz和0相位，同时置数据输入为并行模式以及禁止6倍参考时钟倍乘器工作 未清除40-bit输入寄存器.RESET优先权最高23 /DVDD 数字电源引脚（+5V）24 /DGND 数字地.引脚图IOUT和I0UTB都有100 Q负载.两个100 kQ电阻器“样品”都有输出，输出值是这两个输出电压的平均值带有470 pF电容的滤波器和和施加到比较器的输入作为数字开关门限在一个reset命令发出后，W_CLK允许独立的编程每个AD9851 40位输入寄存器，通过8位数据总线或串行输入引脚 FQ_UD脉冲发出后结果是完成这两个振荡器输出程序指定的频率和相位。

AD9851 RSET投入启动是由外部的DAC （图10 ）提供调幅，数字振幅控制DAC的输出电流 操作和应用AD9851为直接数字频率合成器（DDS ）技术形式的数控振荡器，用以产生频率/相敏正弦波数字正弦波转换为模拟形 式，通过内部10位高速数/模转换器一个片上高速比较器提供模拟正弦波和低抖动TTL/CMOS-兼容的方波DDS技术 是一种创新性电路架构，能够快速和精确的操纵其输出控制字，为全数字控制模式DDS还可以启动高分辨率，能够选 择输出频率该AD9851允许输出频率分辨率约0.04赫兹可直接选用180M时钟频率或直接使用参考时钟的6 X REFCLK倍乘器AD9851的输出波形的相位可连续从一个输出频率变化到另一个基本功能方框图和信号流图AD9851配置的时钟发生器如图11电路是一种数字分频器功能，其增量分辨率由系统时钟和N （位数调整字）决定，相 位累加器是一个可变模计数器，其数值递增并储存是在每次收到一个时钟脉冲后当计数器达到满量程开始出现“环 绕”使相位累加器输出相持续频率调谐字控制设置计数器模式，这有效地确定了在下一时刻的模增量其值越大的递 增的越快，越能加快累加器环绕，导致更高的输出频率。

AD9851采用了一种特有的“角度轮换“的数学算法，值转换为14位截断值32位相位累加器由DAC量化使其振幅为10 位降低了 AD9851功耗focu - fA Phase x System Clock） ；2立AD9851系统时钟和调谐字输出频率之间的关系表示：A Phase =十进制值的32位频率调谐字系统时钟=直接输入参考时钟或6倍频的输入时钟（如果6 X REFCLK乘法器启动）fOUT = 输出信号的频率in MHz.数字正弦波输出的DDS的核心驱动器为内部高速10位D / A转换器，输出为正弦波模拟形式这种DAC优化了动态性 能，从而使AD9851具有低杂散和低抖动性能DAC可以工作在任一单端，图2和8，输出不同的波形，图9和图10 DAC输出电流和RSET值由下式决定：IOUT = 39.93/RSETRSET = 39.93/IOUT由于AD9851产生的是一个取样信号，其输出频谱遵循奈奎斯特采样定理具体来说，其输出频谱中包含的基本波和锯齿 信号（图像）该图反映了发生在整数倍数的系统时钟频率土选定的输出频率图形代表抽样频谱，与锯齿图像显示在 图12正常使用的带宽被视为延长的DC为1 / 2系统时钟。

例如在图12所示，该系统是100兆赫的时钟输出频率设定值为20兆赫输出可以看出，锯齿波是非常突出的，并有相 对较高的能量功能控制字在表1和表3更新输出频率和相位或复位电路，倍乘器以及电源方式的时序图为图表13-20编程实例：1.相位设置为11.25度2.6倍时钟倍乘器启动。