电工电子技术 教学课件 ppt 作者 刘述民 第11章 时序逻辑电路

1、第11章 时序逻辑电路,11.1 触发器 11.2 寄存器 11.3计数器 11.4时序逻辑电路分析与设计 11.5 555定时器,本章主要学习从逻辑功能分类的几种常用的触发器并通过分析讨论电路的逻辑图、波形图和状态表（又称状态转换真值表），学习由基本触发器和组合逻辑电路组成的时序电路,能够存储1位二进制信号（0或1）的基本单元电路统称为触发器。它具有两个基本特点，其一是有两种稳定的输出状态0和1；其二是在外加输入信号的作用下，可以从一种稳定状态转换到另一种稳定状态，而当输入信号消失以后，输出状态能保持不变。,11.1 触发器,11.1.1 基本RS触发器,1 电路组成 基本RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。基本RS触发器由门电路组成，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入输出端交叉耦合。,2 功能分析 当RD=0，SD=1时，无论触发器原来处于什么状态，其次态一定为0，即 =0， =1，称触发器处于置0(复位)状态。 当RD=1，SD=0时，无论触发器原来处于什么状态，其次态一定为1，即 =1， =0，称触发器处于置1(置位)状态。

2、 当RD=1，SD=1时，触发器状态不变，即 = ，称触发器处于保持(记忆)状态。 当RD=0，SD=0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当RD、SD同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Qn+10，这种情况是不允许的。因此规定输入信号RD、SD不能同时为0，它们应遵循RD+SD=1的约束条件。,1）状态转移真值表(状态表),2)特征方程(状态方程),次态卡诺图,对图11-2次态卡诺图化简，可以求得基本RS触发器的特征方程为,(11-1),3)状态转移图(状态图),4)波形图,基本RS触发器具有如下特点：,（1）它具有两个稳定状态，分别为1和0，故称双稳定触发器。如果没有外加触发信号作用，则它将保持原有状态不变，触发器具有记忆作用。在外加触发信号作用下，触发器输出 状态才可能发生变化，输出状态直接受输入信号的控制，也称其为直接复位置位触发器。 （2）当R、S端输入均为低电平时，输出状态不定，即RDSD0，Q 1，这违反了互补关系。当RS从00变为11时，状态不能确定 （3）与非门构成的基本触发器的功能可简化为表11-2

3、所示,11.1.2 同步触发器,在数字系统中，常常要求某些触发器按一定节拍同步动作，以取得系统的协调。为此，产生了由时钟信号CP控制的触发器（又称钟控触发器），此触发器的输出在CP信号有效时才根据输入信号改变状态，故称同步触发器,1 同步RS触发器 同步RS触发器是在基本RS触发器基础上加两个与非门构成的,基本RS触发器的输入函数为,当CP=0时，C、D门被封锁，RD=1，SD=1，由基本RS触发器功能可知，触发器状态维持不变。 当CP=1时，RD=R,SD=S，触发器状态将发生转移。将RD、SD代入基本RS触发器的特征方程式(11-1)中，可得出钟控RS触发器的特征方程为,(11-2),同步RS触发器功能表,同步RS触发器的状态图和波形图,2. 同步D触发器,基本触发器的输入为：,当CP=0时，SD=1，RD=1，触发器状态维持不变。 当CP=1时，SD=D，RD=D，代入基本RS触发器的特征方程得出钟控D触发器的特征方程为：,(11-3),钟控D触发器在CP=1时的功能表和状态图,3. 同步JK触发器 同步JK触发器由主、从两个触发器构成。 在CP为高电平期间，主触发器动作，从触发

4、器保持不变；CP下降沿到来时主触发器 状态传送到从触发器，使从触发器状态跟随主触发器变化；在CP为低电平期间， 主、从触发器的状态都保持不变。,JK触发器功能表,对功能表进行分析，可得JK触发器的特征方程为,(11-4),JK触发器状态图,存在的问题 同步触发器由于CP有效时间过长，在此期间内会出现空翻现象，使触发器的应用 受到了限制。空翻现象就是在CP1期间触发器的输出状态翻转两次或两次以上 的现象。图11-10所示为第1、2个CP1期间Q状态变化的情况。因此，为了保证 触发器可靠的工作，防止出现空翻现象，必须限制输入的触发信号在CP1期间 不发生变化，如图中第3个CP1期间的情况,11.1.3 边沿触发器,边沿触发器是在时钟信号CP上升沿或下降沿到来的瞬间，触发器才根据输入触发信号改变输出状态，而在时钟信号CP的其他时刻，触发器将保持输出状态不变，从而防止了空翻现象 边沿触发器有TTL型和CMOS型，还分为正边沿(上升沿)、负边沿(下降沿)和正负边沿触发器。,1 负边沿JK触发器 1)电路组成,2)功能分析 负边沿JK触发器在工作时，要求其与非门3、4的平均延迟时间tpd1比与非门

5、构成的基本触发器的平均延迟时间tpd2要长，起延时触发的作用。 （1）CP=1期间，与或非门输出 ， ， 所以触发器的状态保持不变。此时与非门输出 （2）CP下降沿到来，CP=0，由于tpd1tpd2，因此与或非门中的A、D与门 结果为0，与或非门变为基本RS触发器 （3）CP=0期间，与非门G3、G4输出结果Q4=Q3=1，此时触发器的输出Qn+1将保持不变。 （4）CP上升沿到来，CP=1，与或非门恢复正常， ， 保持状态不变。,3）集成边沿JK触发器,2. T和T触发器 1）T触发器 将JK触发器的输入端J与K相连，引入一个新的输入信号，JK触发器就变为T触发器。 在CP脉冲的作用下，根据输入信号T的取值，T触发器具有保持和计数功能， 其特征方程为：,(11-5),(a) 触发器逻辑符号 (b)T 触发器逻辑符号,2）T触发器 将T触发器的输入端置T1，就构成了T触发器。在CP脉冲的作用下，触发器实现计数功能。其特征方程式为：,(11-6),11.1.4触发器的相互转换,转换方法如下：在进行触发器之间的转换时，总是将已有的触发器转换成待求的触发器。所谓已有的触发器，是指在市场上比

6、较容易购买的触发器，即JK型和D型触发器，而待求的触发器可以是五种类型的触发器中的任意一种。 （1）写出已有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使其形式与已有触发器的特性方程一致 。 （3）根据方程式，如果变量相同，系数相等，则方程一定相等的原则，比较已有和待求触发器的特性方程，求出 转换逻辑。 （4）画电路图。,下面以JK触发器转换为D、T触发器为例。 JK触发器的特征方程为： D触发器的特征方程为： T触发器的特征方程为： JK转换为D： ，可令J=D， JK转换为T： ，可令J=T=K,JK触发器转换为其它触发器,11.2 寄存器,时序逻辑电路简称时序电路，是数字系统中非常重要的一类逻辑电路。常见的时序逻辑电路有计数器、寄存器和序列信号发生器等。 寄存器寄存器是用来存放和传送数码的具有记忆功能的数字单元电路，是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码.。存放n位二进制代码的寄存器需用n个触发器来构成。按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。,11.2.1数码寄存器,在数字系统中，用以暂存数码的数字部件称

7、为数码寄存器。由前面讨论的触发器可知，触发数码寄存器也称为基本寄存器，它仅具有接收数码和清除数码的功能。数据寄存器按其接收数据的方式又分为双拍式和单拍式两种。,1 双拍接收四位数据寄存器 1）电路结构： 图11-15是由4个D触发器和4个基本RS触发器构成的四位数据寄存器。 它有四个数码输入端D0、D1、D2、D3，一个清零端（低电平有效）。,2 单拍接收四位数据寄存器 1)电路结构：图11-16是仅由4位D触发器构成的单拍接收四位数据寄存器。 它有四个数码输入端D0、D1、D2、D3，一个清零端（低电平有效）。,2)工作原理： 当接收端为逻辑0时，寄存器保持原状态；当需将四位二进制数据存入数据 寄存器时，单拍即能完成将要保存的数据D3D2D1D0送数据输入端 （如D3D2D1D0=1101），再送接收信号（一个正向脉冲），要保存的数据将 被保存在数据寄存器中（Q3Q2Q1Q0=1101）。同样从数据寄存器的 输出端Q3Q2Q1Q0可获得被保存的数据。,11.2.2移位寄存器,1单向移位寄存器,1）工作原理,在该电路中，Ri为外部串行数据输入（或称右移输入），Ro为外部输出（或称移位输

8、出），输出端Q3Q2Q1Q0为外部并行输出，CP为时钟脉冲输入端（或称移位脉冲输入端，也称位同步脉冲输入端），清0端信号将使寄存器清0（Q3Q2Q1Q0=0000）。,时钟方程为：,CP=CP0=CP1=CP2=CP3,各触发器的驱动方程为：,D触发器特征方程为：,(CP),将对应的时钟方程、驱动方程分别代入D触发器的特征方程，进行化简变换可得状态方程为：,设输入Ri=1011，则清0后在移位脉冲CP的作用下，移位寄存器中数码移动的情况如表11-6所示,各触发器输出端Q3、Q2、Q1、Q0的波形如图11-18所示。,2）逻辑功能分析 在右移移位寄存器电路中，随着CP脉冲的递增，触发器输入端依次输入数据D， 称为串行输入，输入一个CP脉冲，数据向右移动一位。 输出有两种方式：数据从最右端Q0依次输出，称为串行输出； 由Q3Q2Q1Q0端同时输出，称为并行输出。串行输出需要经过八个CP脉冲才能 将输入的四个数据全部输出，而并行输出只需四个CP脉冲。,2.双向移位寄存器,由逻辑电路图可以写出组合电路的输出函数和驱动函数。对于由k级触发器构成的移位寄存器来讲，其激励函数和次态方程分别为,(i=

9、1,2,k),当M=1时， 电路实现右移功能,当M=0时， 电路实现左移功能,11.3计数器,在数字电路中，能够累计输入脉冲个数的数字电路称为计数器. 计数器不仅可以用来计数、分频，还可以对系统进行定时、顺序控制等，是数字系统中应用最广泛的时序逻辑部件之一。 计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1M2n 计数器有许多不同的类型。按时钟控制方式来分，有异步、同步两大类；按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；按模值来分，有二进制、十进值和任意进制计数器。,1 同步二进制加法计数器,电路的输出方程：,触发器的驱动方程：,将驱动方程代入T触发器的特征方程 ，可得状态转移函数：,同步二进制加法计数器状态表,依据状态表可绘出相应状态转换图,亦可绘制出相应计数波形图,2同步十进制可逆计数器（加减控制式） 该计数器为十进制可逆双向计数器，不仅可以实现正向计数功能， 同时还可实现逆向加法，即所谓减法运算。 电路如图所示，电路结构较为复杂，包含辅助门电路较多。M为控制端，C和B为两输出端。,分析电路可写出其输出方程：,驱动方程：,11.4时序逻辑电路分析与设计,时序逻辑电路由组合电路和存储电路组成，其中存储电路具有记忆功能，通常由触发器组成。按照时钟输入方式不同，时序电路可分为同步时序电路和异步时序电路两类，同步时序电路中所有触发器的状态改变，都是在同一时钟信号的控制下同时进行的；而异步时序电路中的触发器状态变化，就不是同时进行的,11.4.1时序电路,逻辑电路分为两类：一类是组合逻辑电路，另一类是时序逻辑电路。在组合逻辑电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；在时序逻辑电路中，任一时

《电工电子技术 教学课件 ppt 作者 刘述民 第11章 时序逻辑电路》由会员E****分享，可在线阅读，更多相关《电工电子技术 教学课件 ppt 作者 刘述民 第11章 时序逻辑电路》请在金锄头文库上搜索。