PCB课程设计--精选文档

1、PCB课程设计报告课题：8255并行口扩展设计学 院： 核工程与地球物理学院 班 级： 1221201 学 号： 201220120126 姓 名： 何鹏宇 目录一、 设计题目2二、设计内容与要求2三、设计目的意义2四、系统硬件电路图2五、程序流程图与源程序3六、系统功能分析与说明4七、设计体会8一、 设计题目8255并行口扩展控制系统设计。利用单片机AT89C52控制实现8255的PB口输出数据等于PA口输入数据。二、设计内容与要求 （1）利用单片机AT89C52与8255A设计一个扩展控制系统设计。（3）要求使用的元器件数目最少，电路尽可能简单。（4）电源电压为5V。三、设计目的意义1、 通过8255并行口扩展控制，进一步熟悉和掌握单片机的结构及工作原理，加深对单片机理论知识的理解；2、 掌握单片机内部功能模块的应用；3、 掌握单片机的接口及相关外围芯片的特性、使用与控制方法；4、 掌握单片机应用系统的构建和使用，为以后设计和实现单片机应用系统打下良好的基础。5、四、系统硬件电路图(1) 8255并行口扩展控制硬件电路原理图如下：图1：电路原理图三大元件： 各元件封装：(2) PC

2、B图如下：图2：PCB图五、程序流程图与源程序PB口输出PA状态开 始8255初始化读PA口状态5.1 程序流程图六、系统功能分析与说明6.1 总体功能实现说明本次设计单片机采用AT89C52,它是一种低功耗、高性能的8位CMOS微控制器。片内含有4KB的存储器(EPEROM)，与8031引脚和指令系统完全兼容。89C52的VCC接+5V，VSS接地。复位引脚RESET外接RC电路和复位开关，可以实现人工复位。本系统采用按键电平复位，如硬件图所示。XTAL1和XTAL2引脚外接12MHZ晶振和两个30PF的电容。一般，单片机系统中高集成度芯片的电源端都应并联虑波电容，但此系统中只需扩展一个8255并对发光二极管进行控制，而不需要精确控制，所以没有接虑波电容。从系统实际运行情况看，没有接虑波电容未对系统稳定性造成影响。89C52单片机中，没有单独的地址总线和数据总线，而是和P0口和P2口公用的：P0口分时地作为低8位地址线和8位数据线用，P2口则作为高8位地址线用。所以有16条地址线和8条数据线，但要注意，他们不是独立的总线，而是和I/O端口合用的。本系统是扩展8255，用到了89C52

3、的P2口作为低8位地址线和数据线，通过寄存器74LS373连接到8255的的控制端口。本系统中要求实现8255的PB口输出数据等于PA口输入数据，我的做法是：在PA口接上开关，控制高低电平的变化；PB口则接上发光二极管，通过发光二极管的亮灭情况可知PB口的输出状态以及PA输入状态，从而达到系统的要求。为了很好地保护发光二极管，在每个发光二极管的回路上接上限流电阻，大小为1K，PA口的排阻大小为10K。当按下PA口的开关时，PB口相应的发光二极管将亮起。本设计可用于抢答器设计等领域。6.2 功能介绍 (1) ATM89C52主要功能特性： AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。AT89C52有40个引脚，32个外部双向输入/输出(I/O)端口，同时内含2个外中断口，3个16位可编程定时

4、计数器,2个全双工串行通信口，2 个读写口线，AT89C52可以按照常规方法进行编程，也可以在线编程 VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须接上拉电阻。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高

5、八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚 备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（计时器0外部输入）P3.5 T1（计时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲

6、。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出。振荡器特性:XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡

7、和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。6.2 功能介绍 (4) 8255特性一个并行输入/输出的LSI芯片，多功能的I/O器件，可作为CPU总线与外围的接口。具有24个可编程设置的I/O口，即使3组8位的I/O口为PA口，PB口和PC口。它们又可分为两组12位的I/O口，A组包括A口及C口(高4位,PC4PC7)，B组包括B口及C口(低4位,PC0PC3)。A组可设置为基本的I/O口，闪控(STROBE)的I/O闪控式，双向I/O3种模式；B组只能设置为基本I/O或闪控式I/O两种模式，而这些操作模式完全由控制寄存器的控制字决定。(5) 8255引脚功能RESET：复位输入线，当该输入端外于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。 CS：芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯；/CS=1时，8255无法与CPU做数据传输。 RD：读信号线，

8、当这个输入引脚为低电平时，即/RD=0且/CS=0时，允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。 WR：写入信号，当这个输入引脚为低电平时，即/WR=0且/CS=0时，允许CPU将数据或控制字写入8255。 D0D7：三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。 PA0PA7：端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。 PB0PB7:端口B输入输出线，一个8位的I/O锁存器， 一个8位的输入输出缓冲器。 PC0PC7:端口C输入输出线，一个8位的数据输出锁存器/缓冲器， 一个8位的数据输入缓冲器。端口C可以通过工作方式设定而分成2个4位的端口， 每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。A0，A1：地址选择线，用来选择8255的PA口，PB口，PC口和控制寄存器。当A0=0，A1=0时，PA口被选择；当A0=0，A1=1时，PB口被选择；当A0

9、=1，A1=0时，PC口被选择；当A0=1，A1=1时，控制寄存器被选择。(5)74LS373介绍74LS373为三态输出的八D锁存器。373 的输出端 Q0Q7 可直接与总线相连。当三态允许控制端 OE 为低电平时，Q0Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV七、 设计体会PCB设计对我们以后的工作有很大的帮助，也对我们的能力有很大的帮助和提高。学习PCB设计对我们学习单片机技术有很大的帮助，对掌握单片机开发技术也很重要。 理论是指导实践的，实践是验证理论的，而光靠理论知识那是行不通的，所以我们进行了PCB设计，来巩固我们学习的理论知识，通过这次的实践我发现了一些问题，解决了一些问题，能力得到了锻炼，同时也认识到了理论到实践是有一定差距的，自己的动手能力太弱，理论知识也没学精，所以在PCB设计过程中遇到了很多的问题，通过认真的读书，使我对这门课程又有了较深的巩固，所以进行这样的课程设计是很有必要的，也是很有意义的，使我们有了更大的收获。通过这

《PCB课程设计--精选文档》由会员pu****.1分享，可在线阅读，更多相关《PCB课程设计--精选文档》请在金锄头文库上搜索。