完美最新限时发言提示器课设

1、电子技术课程设计报告题 目学院（部）信息工程学院专业电子信息工程班级24030702学生姓名学号24030702051月4日至1月 14 日共Z周指导教师（签字）目录1. 封面12. 目录23. 摘要34. 关键字35. 设计步骤与思路.46正文电路总体框图47单元方案与论证58各模块工作原61) 、预置时间电路工作原理62) .倒计时电路控制原理73) 门电路控制的工作原理124) 译码显示电路145 )时钟脉冲产生原理156 )提示信号的发生原理199设计中遇到的问题及解决方法2310心得体会2411参考文献2512附图2713教师评语28摘要为尽善尽美完成限时发言提示器的复杂功能，本设计电路分为时钟脉冲电路、预 置时间电路、倒（正）计时控制电路、显示电路、门电路比较控制电路、提示信号发 生电路六个部分。采用三个74LS160十进制计数器和适当的门电路完成预置时间控制， 使其在3至3 0分钟可调。利用555构成多谐振荡电路产生所需的2Hz脉冲，再经过 JK触发器分频得到1Hz的脉冲作为计数器的时钟脉冲。用4片74LS192双时钟可逆十 进制计数器实现倒计时，用 4 片译码芯片 74

2、47 驱动数码管显示时间，显示到秒，同 时工作灯绿灯亮。通过两个 JK 触发器实现控制计数器加减计数功能的转换和适当的 门电路及5 5 5构成的单稳态触发器、多谐振荡器实现时间小于10分钟，倒数到1 分钟时给出声光（黄灯）提示信号，设定时间大于 10 分钟，倒数到 5 分钟给声光（黄 灯）提示信号，超时给出警告提示信号（红灯），及长时鸣笛，超时大于 1 分钟时， 给出蜂鸣器声音提示，红灯灭。关键字：预置时间 倒计时 显示 提示信号一、设计步骤与思路1、总框图设计经过对课题要求的仔细分析研究，构思出整个系统由哪些功能模块组成，以 及各个功能模块之间的互相控制关系，将各功能模块联系起来画出总体功能 模块图。2、单元模块设计 根据总功能框图的功能划分，具体设计各单元模块。设计时，首先考虑每个 模块都有几种实现方式，经过综合（比如从性能、掌握熟练程度、价格等各 个方面）比较论证最终确定适合方案。从要实现的功能及如何实现等方面着 手，大体选择相应的元器件，再进行细节设计。3、总电路图设计a）单元功能模块设计好后，从各个单元功能模块间的控制关系着手，对各 单元功能模块进行检验论证，保证各个模块间无

3、冲突，均能正常运行。b）分析每个模块的各个状态的转换及控制、各功能模块间的控制关系。本 设计应重点分析倒计时的各个须提示的状态的比较控制电路，还有相应 的提示信号发生电路之间的关系。c）纵观全局，规划总电路的布局，最后画出完整的电路图。二、电路总体框图提示信 号发生 模块预置时 间模块译显块电路总体工作流程：开电源复位清零设置时间t按开始键则进入倒计时，此时计数工作灯绿灯亮剩余时间提示短提示音并亮起黄灯（TZIOmin时,倒数至5分钟提示；TvlOmin,倒数至1min提示）倒数至0时发出长的提示音，同时亮红灯若发言未完则进入超时计数，直到超时1min时给出长的较急促的提示音，计时停止，数码管显示1分钟不变直到主持人复位清零若发言在超时1min之前完成（包括准时完成和提前完成）则由主持人按复位键清零停止计数。三、单元方案选择与论证1、预置时间方案选择 方案一：由于设计要求倒数时间输入可调并译码显示，比较经典的方案是使用 8279 芯片：40个引脚的8279芯片是由In tel于80年代首先推出的，参考资料较多，应用比较成熟。 优点：最为通用，输入时间使用键盘方便、易操作。缺点：元器件多

4、，面积大，电路复 杂，需要较好的编程能力才能灵活运用，其综合成本较高，而且本系统只用到其键盘输 入单个功能，不能充分利用它的强大功能。即本设计系统所选方案，由三个74LS160十进制计数器及适当的门电路组成。充分 利用的74LS160的异步清零、同步置数以及使能端等各个功能，达到设计要求，即输入时 间必须在33 0范围内可调。本设计系统中设有10min位输入脉冲开关和1min位输入 脉冲开关，每按一次相应开关，控制相应的计数器累加1。其中 10min 位计数器计数状 态为03,且当其为3时控制1min位的计数器清零，即输入最大为30。而1min位由两 片计数器控制，当 10min 位不为 0 时，通过门电路控制 74LS160 使能端，选中另一片计 数状态为09的74LS160；当10min位为0时，选中其中一片计数状态为39的74LS160， 从而实现最小输入为 3min 的设计要求。电路原理简单、实用，成本较低，易于实现和控 制。.2、时钟脉冲产生方案选择时钟脉冲，通常可用两种方案：1、晶体振荡分频电路。米用石英晶体振荡器，起振快，时基精度咼。振荡工作频率仅 决定于石英晶体的谐振频

5、率，而与电路中的 R、 C 数值无关。振荡器经内部分频电路后 可分为多档输出，可以使脉冲精度从毫秒到小时。起振、停振、清零都可以从电路上端 口直接控制，方便。但本系统中所用的脉冲只需2 Hz的低频脉冲，不需太高的精确度， 而石英晶体振荡频率较咼，用在本系统需多次分频，电路会比较复杂。2、本系统米用的是 555 芯片构成多谐振荡电路产生所需脉冲。 555 定时器是一种单片 集成电路，只需要在其外部配上少量的阻容元件，就可构成多偕等脉冲电路，使用灵活 方便，振荡周期一般可根据其外部接的电阻、电容计算，公式为T=0.7（R1+2R2）C。其 电路较简单且可以利用T与R1、R2、C的关系方便地改变振荡频率，以满足系统要求。3、倒计时计数显示由于设计中要求实现倒数计时和超时 1min 译码显示，故须选择可逆计数器，而 74LS192、 74LS193 均为双时钟脉冲输入可逆加减计数器，且其清零和置数方式均为异步， 两者都可选，不同的是74LS192为十进制计数，而74LS193为16进制计数，本系统中用 到的十进制计数较多，故选用 74LS192 电路较为简单方便。而 74LS192 无论在加计

6、数还 是减计数时，双时钟脉冲均需保持一个为高电平，另一个输入时钟脉冲，基于此要求本 系统中采用两片JK触发器分别控制74LS192的加计数脉冲输入CPD和减计数脉冲输入 CPu，使用JK触发同时也可保证CP脉冲的稳定性。本系统中的有关显示电路均采用常用的 数码管译码驱动芯片 7447 进行译码显示4、比较控制电路1 .采用门电路设计，电路中所用的门电路器件均为TTL 74LS系列.。TTL电路不使 用的输入端悬空为高电平，而CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。 控制电路中用到了 JK触发器、按钮式开关等器件组成。2 .采用数字数字比较器，如74LS148，MC 14585等等，此类芯片 比较精准，单用早此处有些“大材小用”，所以排除此种方案，采用第1种方案.5、提示信号发生电路提示信号主要是由两片555芯片、JK触发器以及适当门电路组成。其中一片555接 成单稳态触发电路，控制延长提示信号的时间；另一片则构成多谐振荡电路产生一定频 率的蜂鸣信号。考虑到充分利用已用555芯片来产生不同提示信号，本系统用一个JK触 发器控制构成多谐振荡 555 芯片的 5 号管脚的高低电平

7、输入，使多谐振荡电路的比较电 压不同，以产生不同频率的蜂鸣信号。JK触发器的脉冲信号由超时信号控制。四、各模块工作原理1、预置时间电路工作原理：先由主持人复位清零，然后设置发言时间t,设置时间键有10min位设置按键1和1min位设置按键2,通常先设置10min位，每按一次设置键1即提供一个计数脉冲给计 数器，使其累加1,当累加到3时，再按一次1键该计数器74LS160(1)置数端输入低 电平，计数器被置数为0,即10min位最高可设置为3,且当10min位为3时，与非门输 出低电平，三输入与门74LS11输出低电平，74LS160 (2)被清零，即1min位输入脉冲 无效。由此可达到设置时间不高于 30min 的要求。当10min位不为零时，与门(1)输入低电平并输出到74160 (3)的清零端，使其 保持 0 状态，输入脉冲无效，此时 1min 位由 74160(2)控制。当 10min 位为0 时，74160(2)清零端输入低电平，使其处于输出为0 的状态。此 时1min位由计数器74160 (3)控制，且其置数端输入低电平，这时第一次设置键2时， 74160(3)被置为3，置数

8、端则变为高电平，此时74160(3)处于计数状态。当其由9 到0转换时，进位端RCO输出高电平经过或非门使置位端又为低电平，74160 (3)被置 为3。由此达到了设置时间最低大于3min的要求。74160(2)和(3)输出两两经或门后(始终有一个计数器输出全为0，与另一个 计数器的输出相或后不影响另一计数器的输出)输出到74192计数器的置数端。本电路通过一片74LS160控制10min位，由两片74LS160共同控制1min位。从而实现设定时间在 3min30min 内可调。电路如下图图 1-12倒计时电路控制原理芯片的选择 ：由于设计中要求实现倒数计时和超时 1min 译码显示，故须选择可逆计数器， 而 74LS192、74LS193 均为双时钟脉冲输入可逆加减计数器，且其清零和置数方 式均为异步，两者都可选，不同的是74LS192为十进制计数，而74LS193为16 进制计数，本系统中用到的十进制计数较多，故选用74LS192电路较为简单方便。 而74LS192无论在加计数还是减计数时，双时钟脉冲均需保持一个为高电平，另一个输入时钟脉冲由这些要求可知需要十进制可逆计数器，因此可

9、 选中规模集成计数器 74LS192,它是一种可预置的同位同步二进制可逆十进制计数器,上升沿触发，由 于74192没有保持脚，故需要外围电路实现保持功能。因为74192上升沿触发， 所以把CPU,CPD强制置低电平即可实现保持功能。174LS192级联电路的设计思路：1) 实现四片74LS192清零功能：如下图(1)因为74LS192清零端CLR高电平有效，所以将10min位，1min位和1秒位的 清零端经非门U34D接开关复位键J1。而10s位到1min位为6进制，因此10s 位清0端的设计既要考虑复位键的清零又要考虑74LS192DU3进行加计数至0101 时的清零，可用或门U17D实现。当复位键复位后，或门U17D的一输入端为高电平，74LS192DU3被清零；当192进行减计数时，此时复位位为高电平，经非门后作为或门U17D 输入 端，而1s位十进制192由0变到9需借位，则1s位借位端BO低电平有效，进 位端为高电平，因此将其BO与10s位的CPU级联,CO与10s位的CPD级联，192U3D 置位输出QDQCQBQA为0101,QCQA经两输入与非门U14D后与QDQB及192U4D高电 平进位端CO经四输入端或非门U23A后为低电平，作为两输入端U17D的另一输 入。所以10s位的192清零端无效，即不清零，192进行减计数工作；当192进行加计数工作时，1s位十进制的192由9到0需进位，则其进位端CO 低电平有效，10s位进行加计数至输出QDQCQBQA为0101, QCQA经两输入与非门 U14D后与QDQB及192U4D低电平进位端CO经四输入端或非门U23A后为高电平， 作为两输入与非门U13D的一

《完美最新限时发言提示器课设》由会员cn****1分享，可在线阅读，更多相关《完美最新限时发言提示器课设》请在金锄头文库上搜索。