2011级体系结构综合测试题-B类参考答案

1、第 1 页 共 5 页2011 级计算机体系结构综合测试题级计算机体系结构综合测试题- B 类类一、填空题（每空 1 分，共 20 分）1.系列机是指具有相同结构的体系结构，但具有不同组成和实现的一系列不同型号的机器。2.SPEC2000就是一组国际公认的标准测试程序，用这组程序在目标机器上运行，根据实际运行时间算出该计算机的运行速度指标。标准运行时间的分值为100。3. 根据 85/60 分支跳转定律， 大约有 85%的向后跳转分支跳转发生， 约 60%的 向前跳转分支跳转发生。4.大小为N的直接映射 Cache 的缺失率和大小为N/2的 2 路组相联Cache 缺失率相同。5. 动态分支预测的依据是从转移指令过去的行为来预测它将来的行为，即根据近期转移是否成功的历史记录，来预测下一次转移的方向。6. 评价 I/O 系统性能的参数主要有可靠性、 可用性和可信性， 其中可信性不可度量。7. 消除结构相关的有效方法是采用资源重复 方法。消除数据相关的有效方法是设置专用数据通路。8. 静态调度和动态调度是提高指令级机器并行性的常用方法，静态调度通常用编译器（软件）实现，而动态调度则用硬件实

2、现。9. 改进 Cache 性能的方法主要有减少命中时间、减少失效开销和减少失效率。10减少流水线处理分支暂停时钟周期数的途径包括：今早判断出分支转移是否成功和 今早计算出分支转移的目标值/pc 值。二、选择题（每小题 1 分，共 10 分）1从计算机系统结构的角度来看，机器语言程序员看到的机器属性是（ B ）A.计算机软件所要完成的功能用率B.编程要用到的硬件组织C.计算机硬件的全部组成D.计算机各部件的硬件实现2在计算机系统结构设计中，提高软件功能实现的比例会（ D ）A提高解题速度B.减少需要的存储器容量C. 提高系统的灵活性D.提高系统的性能价格比3利用时间重叠概念实现并行处理的是（ A ）A流水计算机B.多处理机C.阵列机D.机群系统4多处理机实现的并行主要是（ B ）A指令级B.线程级C.任务级或过程级D.作业或程序级5在顺序流动的指令流水线中，可能发生的相关有（ B ）A同一条指令的读操作与写操作之间的先写后读相关B. 先流入的指令的写操作与后流入的指令的读操作之间的先写后读相关C. 后流入的指令地写操作与先流入的指令地读操作之间的先读后写相关D. 两条指令的写操作之间的

3、写-写相关第 2 页 共 5 页6.下面描述 的 RISC 指令系统基本概念中不正确的表述是( A )A. 选取使用频率较低的一些复杂指令，指令条数多B. 指令长度固定C. 指令功能简单D.指令运算速度快7能实现指令、程序、任务级并行的计算机系统属于（ D ）ASISDB. SIMDC. MISDD. MIMD8假设采用 100 个处理器达到 80 的加速比，求原计算程序中串行部分最多可占多大的比例？(假设程序只在两种模式下运行：使用所有处理器的并行模式和只用一个处理器的串行模式，即并行模式下的理论加速比为处理器的个数)（ A ）A. 0.25B. 0.125C. 0.9975D.99.759异构多处理机系统负载均衡调度的实现目标是（ D ） 。A分配到各处理机的任务数相等B. 分配到各处理机的计算量均衡C. 使多处理作业的时间最短D.使分配到各处理机的任务的粒度相等10总线监听协议在本地 Cache 的数据块被修改时，通过总线把改写的数据块广播到给数据块的所有 Cache 中，这是监听协议的（ A ）A写通过策略B.写回策略C.写无效策略D.写更新策略三、判断题（正确的打“” ；错误

4、的打“” 。每小题 1 分，共 10 分）1. 体系结构设计者们通过仔细的量化分析，总是可以找到在平衡价格、性能和复杂度这三项指标方面经常存在一个技术上的“优化点优化点”。 （ ）2并行处理机和阵列处理机都是指令级并行的处理机（）3超标量处理机是在单流水线处理机基础上，采用资源重复途径提高空间并行性来提高指令的平均执行速度的。 （ ）4. 紧耦合多处理机中，各处理机运行的程序段之间如有先写后读数据相关是不能并行的。 （）5单发射处理机是指每次执行一条指令的处理机。 （）6用户 A 的应用运行效果很好，所以计算机系统的性能很好。 （）7由一个程序的 Cache 性能可以推测出另一个程序的 Cache 性能。 （）8计算机体系结构设计中应注重支持对控制指令的加速。 （ ）9指令的动态调度是以硬件复杂性的显著增加为代价的。 （ ）10 分布式存储器构型的并行处理机的并行计算机性能与数据在各个存储器中的分布密切相关。 （ ）四、计算或回答下列问题（每小题 10 分，共 60 分）1.1. （1 1）计算机体系结构的定量分析技术包括哪些内容？简述之。）计算机体系结构的定量分析技术包括哪些内容？简

5、述之。（2 2）将计算机系统中某一功能的处理速度加快）将计算机系统中某一功能的处理速度加快 1010 倍，但该功能的处理时间倍，但该功能的处理时间仅为整个系统运行时间的仅为整个系统运行时间的 40%40%，则采用此增强功能方法后则采用此增强功能方法后，能使整个系统的性能能使整个系统的性能提高多少？提高多少？(1)解：计算机体系结构的定量分析技术包括定量原理和性能评测技术定量原理：以经常性事件为重点；Amdahl 定律；第 3 页 共 5 页CPU 性能公式；程序的局部性原理；利用并行性；【在计算机系统的设计中， 对经常发生的情况， 赋予优先的处理权和资源使用权，以得到更多的总体上的改进；加快某部件执行速度所获得的系统性能加速比， 受限于该部件在系统中所占的重要性；执行一个程序所需要的 CPU 时间 = ICCPI时钟周期时间；程序在执行时所访问的地址的分布不是随机的，而是相对簇聚的；】性能测评技术：执行时间和吞吐率； 基准测试程序 （benchmark） 常见的测试程序套件是 SPEC系列以及事务处理（TP）性能测试基准程序 TPC-X(2)解：可改进比例为 0.4，部件加速比为 10

6、则根据 Amdahl 定律可知：总的加速比 = 1/(0.6 + 0.4/10) = 1.5625所以提升了 0.56252.2. 什么是指什么是指令级并行？处理器是如何利用指令级并行性来改进其性能的？将令级并行？处理器是如何利用指令级并行性来改进其性能的？将线线程级并行转换成指令级并行有何特点。程级并行转换成指令级并行有何特点。解：1）指令级并行是指程序中的许多指令是不相关的。也就是可以不必按照指令在程序中出现的顺序来执行指令。但是仍然能够得到正确的结果。2）利用该特性处理器就可以不按顺序执行指令，而按并行方式执行指令，从而减少了处理器执行程序所需的时间。3）同时多线程技术是一种在多流出、动态调度处理器上按线程并行和指令级并行的改进的多线程技术。#由现代多流出处理器含有多个并行的功能单元，而单个线程不能有效地利用这些功能单元。并且，通过寄存器命名和动态调度机制，来自各个独立线程的多条指令可以同时流出。 而不必考虑他们之间的相互依赖关系；其相互依赖关系将通过动态调度机制得以解决。 【或者：特点是，多个线程（进程，程序，任务）同时处于执行转台并同时在单个计算机处理器中执行， 计算机处理器

7、轮流地从这些处于执行状态中的待执行指令中选取指令送入处理器内部并执行，选取指令的依据为：a 在计算机处理器内并行执行的各指令可以分别来自不同的线程；b 计算机处理器内并行执行的各指令之间不存在“指令间依赖性问题” 。 】3.3.（1 1）解释流水机器中的局部相关和全局相关，简述各自采用的处理办法。）解释流水机器中的局部相关和全局相关，简述各自采用的处理办法。（2 2）简述指令多流出处理器的流出能力主要受哪些方面的影响？简述指令多流出处理器的流出能力主要受哪些方面的影响？(1)解：在流水机器中，转移和中断会使流水线的输入端不能连续地输入指令，由于转移指令或中断和它之后的指令存在关联，因而不能同时解释。因此，这可以看成一种相关，称为“全局相关” ，而把指令相关、主存或寄存器操作数相关和变址相关称为“局部相关” 。局部相关通常采用指令调度，定向、寄存器重命名等技术消除相关全局相关对流水线的影响更为大些，常采用的消除技术是：在条件转移时，采用猜测法， 但是要保证猜测错误时候能回到分支处的原有现场； 对于中断情况，解决的办法有精确断点法和不精确断点法。第 4 页 共 5 页(2)解：A）程序固有

8、的指令级并行性；B）硬件实现上的困难；多流出的处理器需要大量的硬件资源，随着每个时钟周期流出的指指令数的增减，所需要的硬件成正比例地增加，所需的存储器带宽和寄存器带宽也大大增加了，这样的带宽要求必然导致大量增加硅片面积。 加大面积就导致时钟频率下贱，功耗增加、可靠性降低等一系列问题C）超标量和超长指令字处理器固有的技术限制。4 4 （1 1）解释多处理机的）解释多处理机的 CacheCache 一致性问题以及出现这种问题的原因。一致性问题以及出现这种问题的原因。（2 2）简述）简述解决一致性的监听协议和目录协议的工作原理。解决一致性的监听协议和目录协议的工作原理。(1)解：在多处理机系统中的私有 Cache 会引起 Cache 中的内容之间已经共享存储器之间互不相同的问题，称为多处理机的 Cache 一致性问题。出现 Cache 一致性问题的原因有如下三点：1 共享可写数据引起的不一致；2 进程迁移引起的数据不一致性；3I/O 传输所造成的数据不一致性。(2)解：目录协议的工作原理： 采用一个集中的数据结构目录。对于存储器中的每一个可以调入 Cache 的数据块在目录中， 设置一条目录

9、项用于记录该块的状态，以及哪些 Cache 中有副本等相关信息。目录协议根据该项目中的信息以及当期要进行的访问操作一次对应的 Cache 发送控制消息并完成对目录项信息的修改。此外还要向请求处理器发送响应信息。监听协议的工作原理： 每个 Cache 除了包含物理存储器中块的数据拷贝之外，也保存着各个块的共享状态信息。Cache 通常连在共享存储器的总线上，当某个 Cache 需要访问存储器时， 它会把请求放到总线上广播出去， 其他各个Cache控制器通过监听总线来判断它们是否有总线上请求的数据块。 如果有就进行相应的操作。5.5.（1 1）根据平均访存时间公式，可以从哪些方面来改进）根据平均访存时间公式，可以从哪些方面来改进 CacheCache 性能？性能？（2 2） 假设高速假设高速缓存缓存 Cache 的工作速度是主存的的工作速度是主存的 5 倍，且倍，且 Cache 被访问命中被访问命中的概率为的概率为 90%，那么，采用，那么，采用 Cache 后能使整个存储系统获得多高的加速比？试后能使整个存储系统获得多高的加速比？试用用 Amdahl 定律进行解释。定律进行解释。(1)解

10、：根据平均访存时间公式：平均时间 = 命中时间 + 失效率失效开销可知：可以从以下三个方面改进 Cache 性能：a 降低失效率；b 减少失效开销；c 减少 Cache 命中时间具体有 6 种基本方法和降低功耗和利用带宽共 10 种【必须都会】(2)解：首先，决定 Cache 是否命中所用的时间可以忽略；其次在从主存向 Cache 传输的同时，数据也被传输给使用部件(也就是不再从 Cache 中读取)因此，根据 Amdahl 定律 Sp= Told/ Tnew= Tmain/ (1-Rmis)Tmain+ RcacheTmis有 Sp= 1/(1-0.9)1 +0.9(1/5) = 3.57第 5 页 共 5 页6假定有多个加法器，不存在加法器的资源冲突。有三条连续指令组成的程序假定有多个加法器，不存在加法器的资源冲突。有三条连续指令组成的程序代码如下：代码如下： 分析程序代码段中的数据相关；分析程序代码段中的数据相关； 采用何种硬件技术可解决这些数据相关？请加以说明。采用何种硬件技术可解决这些数据相关？请加以说明。(1)解：一共有 4 个相关，分别是：I1和 I2之间的(R2)RW

《2011级体系结构综合测试题-B类参考答案》由会员lil****ar分享，可在线阅读，更多相关《2011级体系结构综合测试题-B类参考答案》请在金锄头文库上搜索。