带通滤波器.doc

带通滤波器带通滤波器的概述 ·带通滤波器的简介  ·理想的带通滤波器设计  ·实际情况带同滤波器的设计 带通滤波器的应用 ·在 Switched-RC 技术基础上 0...  ·双同轴腔 DC-SIR 带通滤波器设计  ·Gm-C 复数带通滤波器在 OTA 基... 带通滤波器的简介带通滤波器(band-pass filter)是指能通过某一频率范围内的频率分量、但将其他范围的频率分量衰减到极低水平的滤波器,与带阻滤波器的概念相对.一个允许特定频段的波通过同时屏蔽其他频段的设备 理想的带通滤波器设计一个理想的滤波器应该有一个完全平坦的通带,例如在通带内没有增益或者衰减,并且在通带之外所有频率都被完全衰减掉,另外,通带外的转换在极小的频率范围完成.实际上,并不存在理想的带通滤波器.滤波器并不能够将期望频率范围外的所有频率完全衰减掉,尤其是在所要的通带外还有一个被衰减但是没有被隔离的范围.这通常称为滤波器的滚降现象,并且使用每十倍频的衰减幅度 dB 来表示.通常,滤波器的设计尽量保证滚降范围越窄越好,这样滤波器的性能就与设计更加接近.然而,随着滚降范围越来越小,通带就变得不再平坦-开始出现"波纹".这种现象在通带的边缘处尤其明显,这种效应称为吉布斯现象.除了电子学和信号处理领域之外,带通滤波器应用的一个例子是在大气科学领域,很常见的例子是使用带通滤波器过滤最近 3 到 10 天时间范围内的天气数据,这样在数据域中就只保留了作为扰动的气旋.在频带较低的剪切频率 f1 和较高的剪切频率 f2 之间是共振频率,这里滤波器的增益最大,滤波器的带宽就是 f2 和f1 之间的差值.实际情况带同滤波器的设计将高通滤波器串接低通滤波器,即可组合成带通滤波器,例如组合二阶高通与低通滤波器设计重点在高通响应的临界频率 fc1 必须比低通响应的临界频率 fc2 小;中心频率在理想的情况下,f0 等於 fc1 与 fc2 的几何平均值在 Switched-RC 技术基础上 0.8 V 带通滤波器设计1 引 言随着电子设备的不断发展,集成电路的技术也在逐步走向深亚微米阶段,便携式电子产品的市场份额也在不断的扩大当中,低电压低功耗集成电路已经成为电子产品的发展主流.由于电源电压的不断降低,模拟集成电路芯片中的基本单元需要重新设计,并且在目前广泛的应用在信号处理系统的开关电容电路芯片也需要低压工作,也就是低压时,开关电容电路中浮动开关呈高阻态,影响信号无法正常的通过.目前解决低压情况下开关电容电路中浮动 MOS 开关管的导通问题,主要有以下几种方案:用低阈值电压器件,用电压倍增电路,使用开关运放技术以及本文使用的开关电阻电容(Switched-RC)技术.低阈值电压器件需要特殊制造工艺所以成本过高,电压倍增电路由于过高的时钟电压限制了其在深亚微米工艺中的使用,开关运放技术由于运放的不断开启和关闭而不适用于高速信号处理.相比之下,开关电阻电容技术则不存在这些问题,同时还具有采样线性度更高的优点.本文介绍了开关电阻电容技术的基本原理,并采用该技术设计了一种 0.8 V 六阶带通开关电容滤波器.该滤波器将应用于心率检测设备,起到放大心率信号和衰减干扰信号的功能.最后采用 TSMC 0.18μm CMOS 工艺,对所设计滤波器进行了仿真,仿真结果表明该滤波器符合设计指标,实现了低压环境下的正常工作,实现了低压下开关电容滤波器的一种全新设计方案.2 滤波器系统结构和电路实现2.1 Switched-RC 和 Split-RC 电路开关电容积分器是开关电容滤波器的基本组成模块.图 1 所示为基于 Switched-RC 技术的开关电容积分器,图中 Cd支路为保持运放反向输入端电平为 VA 而加的电平转移支路.如图 1 所示,原来的浮动 MOS 开关被电阻 R1 所替换.利用电阻替换浮动开关,不仅避免了低电压时浮动开关的高阻抗问题,而且还能提高电路的线性度.具体原理如下:在 t1 时刻,输入信号经过电阻 R1 被采样到电容 Cs 上,在 t2 时刻,开关 Ms 闭合,信号电荷转移到积分电容 Ci 中.根据电荷守恒,此时输出节点电压表示为:在过采样条件下,Vin(n+1/2)近似等于 Vin(n),因此由式(1)可以看出开关导通电阻引入的增益误差可以近似表示为: 是 Ms 的导通电阻,由式(2)可知,只要 R1?RON,那么电阻 R1 替代 MOS 开关管带来的误差就会很小.由于 Ron 具有非线性,会引入非线性误差,但在 Switched-RC 电路中,节点 X 的电压,变化幅度比 Vin 小很多,所以由于 R1 的替换而带来的电路非线性误差仍然可以保持在很低的水平.显然,R1 越大电路增益误差越小,同时线性度也越好.但 R1 过大会导致采样时间常数 R1Cs 过大,当 R1Cs>T/2 时(丁为时钟周期),将无法实现信号的正常采样.通过合理选择 R1 阻值和开关宽长比,并经过反复模拟仿真就可使积分器精度达到较好水平.为了使积分器性能进一步优化,还采用了 split-RC 技术.图 1 中积分器在采样周期输入共模电平为 VDD/2,在积分周期的输入共模电平则为 0,所以两相时钟对应两个不同的输入共模电平,因此需要加入电平转移支路 Cd 使运放反向输入端共模电平始终维持在虚地,以避免积分电容 Ci 出现电荷积累,从而使积分器输出共模电平恒定.但是由于 Cd 支路的存在引入了额外的 KT/C 噪声.为了使输入信号共模电平始终为 VDD/2,达到较大输入差模信号摆幅,同时避免 Cd 支路引入KT/C 噪声,采用 split-RC 技术实现的伪差分积分器如图 2 所示.在图 2 中,原本图 1 中的 R1 和 Cs 被镜像成两个完全对称的支路(同时采样电容值变为 Cs/2),采样电容左端的开关一只接 VDD,另一只接 Gnd.工作过程为:在 t1 时刻两个采样电容 Cs/2 均经过电阻 R1 接 Vi,此时 Vi 的输入共模电平为VDD/2,在 t2 时刻采样电容 Cs/2 一只接 VDD,另一只接 Gnd,共模电平也为 VDD/2,从而实现共模电平恒定在 VDD/2 处.通常差分运放需要共模反馈电路来维持共模电平的稳定,为了使低电压工作情况下共模反馈电路更易于实现,本文采用文献[7]中提出伪差分电路方法.在图 2 中 Cm 为反馈电容,Cm 的取值大小与采样电容 Cs 的大小有关.反馈电路的工作原理为:在 t1 时刻反馈电容采样两输出端预置的共模电平,在 ts 时刻采样实际的共模电平,同时将预置共模电平和实际共模电平的差值反馈到各个运放的输入端,从而维持输出共模电平的稳定.同时也保持运放反向输入端的共模电平始终为虚地.该反馈电路具有易于实现和 KT/C 噪声小的优点.2.2 运算放大器本文设计的运放为一个使用 PMOS 输入级的低压两级运算放大器.第一级为折叠结构的 PMOS 低压差分输入级,采用共源共栅结构,以实现增益的最大化.第二级采用普通的共源结构以实现最大的输出摆幅.输入输出共模电平分别单独设置,输入共模电平为 0 V,输出共模电平为 0.4 V.仿真结果为:电源电压 0.8 V,直流增益 78 dB,单位增益带宽 12 MHz,相位裕度 61°.以上指标表明该运放适合于开关电容电路的应用.2.3 Switched-RC 带通滤波器本文所设计的带通滤波器用于心率检测设备.滤波器起到放大心率信号和衰减干扰信号的功能.所处理的心率信号集中在 20～80 Hz 频段,干扰信号则分布在低于 7 Hz 频段和高于 100 Hz 频段.利用 Matlab 工具得到符合要求的滤波器传输函数然后计算出具体电容值.该滤波器为三个双二阶子单元的级联,其中第一和第二个子单元为双二阶带阻滤波器,阻带中心频率分别为 10 Hz 和 110 Hz.第三个子单元为双二阶低通滤波器,截止频率为 100 Hz.各个子单元均采用伪差分结构,子单元的具体电路如图 3 和图 4 所示.表 1 给出了各个子单元的电容取值.基于 Switched-RC 技术实现的双二阶结构与传统双二阶结构的主要改进方面是用电阻替代了浮动开关,解决了浮动开关高阻抗问题,实现低压下正常工作,并且采样支路和反馈支路电容采用了分离(split)的形式以保持恒定的共模电平. 3 电路仿真结果本文设计的滤波器幅频响应如图 5 所示,设计的滤波器有 10 dB 增益以达到放大弱信号作用.采用 TSMC0.18 μm CMOS 工艺对所设计的滤波电路进行仿真模拟.仿真结果表明:在 0.8 V 工作电压下,滤波器功耗为 0.9 mV,输出摆幅可达1.2 Vp-p,通带增益为 10 dB,表 2 给出了具体仿真结果.图 6 给出了输入信号为周期 14 ms(66 Hz),幅值 Vp-p=2 mV 方波时的差分输出结果.可见,输入的方波经过滤波器处理后,输出为幅度放大的同频率正弦波,达到设计要求.4 结 语 基于开关电阻电容技术,设计了一种用于心率检测没备的低压六阶开关电容带通滤波器.该滤波器采用伪差分结构,电源电压为 0.8 V,输出摆幅可达 1.2 Vp-p.仿真结果表明该滤波器完全满足设计指标,适合在低电压下工作.该设计有效解决了低电源电压下 MOS 开关的导通问题,是低压情况下开关电容滤波器的一种全新实现方案.双同轴腔 DC-SIR 带通滤波器设计引言微波滤波器是微波系统中的关键元件,针对不同的应用领域和场合,它可采用多种不同的结构来实现.通常,当滤波器通带的相对带宽大于 15%时可以采用交指型结构,大于 5%时可以采用梳状型结构,而小于 5%时则采用同轴型结构.由于实际项目对滤波器的体积有特殊要求,因而采用 g/4 的 DC-SIR 结构.该结构的滤波器具有 Q 值高、插损小、体积小、带外抑制好以及方便控制杂散谐振频率等优点,可应用于许多场合.普通 SIR(Stepped Impedance ResONators)滤波器中心导体内部没有电磁场,即这些空间对增加 Q 值没有任何意义,而在设计中为了调试方便和减小谐振器的重量,在谐振杆开路端增加了一个圆柱形的空腔.为了简化设计,首先忽略双同轴腔体滤波器谐振杆低阻抗部分空腔的影响,通过计算得到普通 SIR 滤波器的基本尺寸参数,然后在 Ansoft HFSS 场仿真软件下仿真优化该空腔的尺寸及谐振杆低阻抗部分的长度,并计算耦合系数与耦合窗、外部品质因素 Qe 的关系,最后整体仿真优化并加工调试.DC-SIR 滤波器介绍DC-SIR (Double Coaxial Stepped Impedance Resonators)滤波器的内部谐振器由两种或两种以上不同特征阻抗的同轴传输线结合而成,并且在谐振杆的低阻抗部分开了一个空腔.与普通的滤波器相比它具有更小的体积.通过选择较小的阻抗比 RZ(不同特征阻抗的比值)可以无限地缩短 DC-SIR 谐振器的长度,减小 RZ 也可以使杂散谐振频率远离基本谐振频率.图 1 为 DC-SIR 滤波器的单腔结构图.图中,a1 为谐振器高阻抗部分的半径,a2 为低阻抗部分的半径,b 为谐振腔的边长之半或同轴腔的外径(具体视外腔为矩形腔或圆形腔而定),h 为谐振腔的长度,c1 为空腔的半径,h1 为空腔的深度,l1 和 l2 分别为高低阻抗谐振器的长度,它们分别对应于电学长度 θ1 和 θ2.这种结构的谐振腔的谐振条件为:Ln0=4(arctan Rz)/π (1)其中 Ln0 为归一化谐振器长度.在设计滤波器时可以通过选择阻抗比 Rz 或归一化谐振器长度来确定另外一个参数.如果不考虑开路端边缘电容和阻抗不连续性的影响,在设计时可以取 l1 和 l2 的长度相等,谐振器的总长为 l1+l2.在实际设计中首先需要考虑阻抗不连续性和开路端边缘电容的影响,通过计算传输线接合面不连续性电容,确定谐振杆长度,并在此基础上缩短 l2 的长度以达到消除开路端电容影响的目的.然后考虑谐振杆空。