[信息与通信]cmos反相器.ppt

CMOS反相器设计制造,,CMOS反相 器,由PMOS和NMOS 所组成的互补型电路叫做 CMOS,CMOS反相器工作原理,当输入电压Vin为高电平时，PMOS截止，NMOS导通，Vout=0,VOL=0,当输入电压Vin为低电平时，PMOS导通，NMOS截止，Vout=VDD,VOH=VDD,在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0这是CMOS电路低功耗的主要原因CMOS电路的最大特点之一是低功耗CMOS电路的优点,（1）微功耗 CMOS电路静态电流很小，约为纳安数量级 （2）抗干扰能力很强 输入噪声容限可达到VDD/2 （3）电源电压范围宽 多数CMOS电路可在3～18V的电源电压范围 内正常工作 （4）输入阻抗高 （5）负载能力强 CMOS电路可以带50个同类门以上 （6）逻辑摆幅大低电平0V，高电平VDD ）,MOS反相器的设计,对CMOS反相器:,1.根据VM确定尺寸 2.根据上升下降时间相等原则设计（WP/WN≈2:1),三态CMOS反相器,低电平，高阻,用于多个电路模块共享一条数据总线的情形,CMOS反相器中的功耗,n管截止,p管导通,输出为“1”,n p管同时导通,输出从“1”“0”,p管截止, n管导通,输出为“0”,CMOS反相器工作在两种状态,p,n,静止状态,电荷转移状态 （动态）,,,输出保持1不变，没有电荷转移,,输出从“1”转变为“0”, 有电荷转移,,0,1,,,,,输出保持0不变，没有电荷转移,动态功耗,,,1.当输入信号为0时：,2.当输入信号为VDD时：,3.当输入信号从0－1(发生跳变)时：,CMOS反相器的功耗,静态功耗PS,在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。

输入,CMOS反相器的功耗,考虑扩散区与衬底之间的反向漏电流后，存在较小反向漏电流,随着特征尺寸的减小，漏电流功耗变得不可忽视，减小漏电流功耗是目前的研究热点之一CMOS 反相器版图,,,,,,,,,,Polysilicon,In,Out,GND,,PMOS,,,,,,,,,,,2l,Metal 1,NMOS,,,,,Contacts,,N Well,,,,,,,,一位全加器电路功能设计,半加器：实现两个一位二进制数加法运算的电路称为半加器若将A、B分别作为一位 二进制数，S表示A、B相加的“和”，C是相加产生的“进位”，半加器的真值表如表所示,,,A,B,S,C,0 0 0 1 1 0 1 1,0 0 1 0 1 0 0 1,,,,,,,,,,,,A,B,S,C,=1,&,,,,,,A,B,C,S,a,b,co,so,半加器逻辑图及其逻辑符号：,,,,,C=AB,表达式,全加器：对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位”进位“的逻辑电路称为全加器由此可知，全加器有三个输入端，两个输出端。

CIN,A,B,SUM,COUT,半加器1,半加器2,≥1,,---用RTL描述的一位半加器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY HADDER IS PORT (A,B:IN STD_LOGIC; SO,CO:OUT STD_LOGIC); END ENTITY HADDER; ARCHITECTURE FH1 OF HADDER IS BEGIN SO=A XOR B; CO=A AND B; END ARCHITECTURE FH1; ---或门的逻辑描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MYOR2 IS; PORT(A,B:IN STD_LOGIC; C: OUT STD_LOGIC ); END ENTITY MYOR2; ARCHITECTURE FU1 OF MYOR2 IS BEIGN C=A OR B; END ARCHITECTURE FU1,---一位全加器的顶层文件（结构描述） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FADDER IS PORT(A,B,CIN:IN STD_LOGIC; SUM,COUT：OUT STD_LOGIC); END ENTITY FADDER; ARCHITECTURE FD1 OF FADDER IS COMPONENT HADDER PORT(A,B:IN STD_LOGIC; S0,C0:OUT STD_LOGIC); END COMPONENT COMPONENT MYOR2 PORT(A,B:IN STD_LOGIC; C:OUT STD_LOGIC); END COMPONENT; SICNAL D E F:STD_LOGIC; BEGIN U1:HADDER PORT MAP(A,B,C0=D,S0=E); U2:HADDER PORT MAP(A=CIN,B=E,C0=F,S0=SUM); U3:MYORR2 PORT MAP(A=F,B=D,C=COUT); END ARCHITECTURE FD1;,互补静态CMOS组合逻辑电路,,变换思路：在不减慢进位产生速度的前提下，让“和”与“进位”产生的子电路之间共享某些逻辑来减少晶体管数目,互补静态CMOS组合逻辑电路,连接Cin (关键路径)的管子尽量靠近输出端,CO=AB+BCi+ACi,,双阱工艺 在一般的CMOS流程中，第一步往往是定义MOSFET的有源区，现在的亚0.25um工艺通常采用双阱工艺（也称双管）来定义NMOS和PMOS晶体管的有源区。

阱通常是通过注入或扩散工艺形成的，掺杂为N型的称为N阱，掺杂为P型的称为P阱，而在同一硅片上形成N阱和P阱的称为双阱，注入的高能量、大剂量杂质深入外延层大约1um阱注入决定了晶体管的发值工作电压，同时避免了CMOS电路常见的一些问题N阱形成的主要步骤是： 1、外延层；2、原氧化生长；3、第一层掩膜（N阱注入）；4、N阱注入（高能）；5、退火，如下图外延层与衬底有完全相同的晶格结构，只是纯度更高晶格缺陷更少氧化层的主要 作用是：1、保护表面的外延层免受沾污；2、阻止在注入过程中对硅片过度损伤；3、作为氧化屏蔽层，有助于控制注入过程中杂质的注入深度光刻胶图形覆盖了硅片上的特定区域，将起保护起来免于离子注入离子注入机离化杂质原子，使其加速获得高能，选出最恰当的元素注入，并聚焦离子成为极窄的一束，最后扫描使硅片不受光刻胶保护的区域得到均匀掺杂杂质离子穿透硅的晶格结构，对其共价原子结构造成损伤，这种损伤在以后的扩散以及退火步骤中得到修复N阱,,P+外延层,,氧化硅,光刻胶,P+硅衬底,N阱的形成,磷注入,退火产生4个结果：1、裸露的硅片表面生长了一层新的阻挡氧化层；2、高温使得杂质向硅中移动（扩散）；3、注入引起的损伤得到修复；4杂质原子与硅原子间的共价键被激活，使得杂质原子成为晶格结构中的一部分。

浅槽隔离（STI）工艺 浅槽隔离是在衬底上制作晶体管有源区之间隔离区的一种可选工艺，这一方法在制作亚0.25um器件时尤其有效主要分为3个步骤：槽刻蚀、氧化物填充和氧化物平坦化其中槽刻蚀分为4个步骤：1、隔离氧化层；2、氮化物淀积;3、第三层掩膜（浅槽隔离）；4、STI槽刻蚀，如图氮化物的作用有:其一，它是一层坚固的掩膜材料，有助于STI氧化物淀积过程中保护有源区；其二，它可以在化学机械抛光（CMP）中充当抛光阻挡层没有光刻胶保护的区域被离子和强腐蚀性的化学物质刻蚀掉氮化硅、氧化硅以及硅STI槽刻蚀,多晶硅栅结构工艺 晶体管中的栅结构的制作是流程当中最关键的一步，其原因主要是:栅氧化 层是工艺中最薄的薄膜；多晶硅栅是工艺中物理尺寸最小的结构，通常是整 个硅片上最关键的CD线宽其主要步骤为：1、栅氧化层的生长；2、多晶硅 淀积；3、第四层掩膜（多晶硅栅）；4、多晶硅栅刻蚀，如图在低压化学 气相淀积设备中，硅烷分解，多晶硅淀积在硅片表面，其厚度约为5000A多 晶硅可以提供较低的工作函数（较低的开启电压）和可靠地多晶硅氧化膜 在多晶硅与光刻胶之间通常有一层抗反射涂层（ARC）,目的是减少不希望的 反射。

多晶硅栅结构工艺,轻掺杂（LDD）漏注入工艺 每个晶体管都要经过两次注入，首先是称为轻掺杂漏注入的浅注入，随后是中等或高剂量的源/漏（S/D）注入轻掺杂漏注入使用砷和BF2这些较大质量的掺杂材料使硅片表面成为非晶态大质量材料和表面非晶态的结合有助于维持浅结，浅结还有助于减少源漏间的沟道漏电流效应N-轻掺杂漏注入的步骤是：1、第五层掩膜（N-LDD注入）；2、N-LDD注入（低能量，浅结），如图P-轻惨杂漏注入的步骤是：1、第六层掩膜（P-LDD注入）；2、P-LDD注入（低能量，浅结）N-LDD注入,侧墙的形成 侧墙用来环绕多晶硅栅，以防更大剂量的源漏（S/D）注入过于接近沟道可能引起的源漏穿通主要步骤是：1、淀积二氧化硅；2、二氧化硅反刻首先，在整个硅片表面淀积一层二氧化硅，随后利用干法刻蚀工艺反刻掉这层二氧化硅但并不是所有的二氧化硅都除去了，多晶硅栅的侧墙上保留了一部分二氧化硅,源/漏（S/D）注入工艺 为了完成倒掺杂技术，用中等剂量的掺杂稍稍超过LDD的结深，但是比最初的双阱掺杂的结深浅，上一步形成的侧墙阻止了注入杂质侵入狭窄的沟道N+S/D注入的主要步骤是：1、第七层掩膜（N+S/D注入）；2、 N+S/D注入（中等能量）P+S/D注入的步骤：1、第八层（ P+S/D 注入）；2、 P+S/D（中等能量）。

在n+S/D注入和P+S/D注入后，硅片在快速退火装置中退火快速退火装置能够迅速达到1000℃左右的高温，并在设定温度保持数秒，这种状态对于阻止结构的扩展以及控制S/D区杂质的扩散都非常重要接触（孔）的形成 接触形成工艺的目的是在所有硅的有源区形成金属接触，这层金属接触可以使硅和随后淀积的导电材料更加紧密地结合起来故钛是做金属接触的理想材料，也是可行的选择钛的电阻很低，同时能够与硅发生充分反应，并且与二氧化硅不发生反应，当温度大于700℃时，钛和硅发生反应生成钛的硅化物钛和硅不发生反应，因此这两种物质不会发生化学的键合或者物理的聚集，因此钛能轻易地从二氧化硅表面除去，而不需要额外掩膜钛的硅化物在所有有源硅的表面保留下来钛金属接触的主要步骤是：1、钛淀积；2、退火；3、刻蚀钛，如图接触（孔）的形成,局部互连（LI）工艺 局部互连是在晶体管以及其他钛硅化物接触之间布金属连接线首先要求淀积一层介质薄膜，然后是化学机械抛光、光刻和钨金属淀积，最后以金属层抛光结束LI工艺分为LI氧化硅介质的形成和LI金属的形成其中制作LI金属的主要步骤是;1、钛淀积，2、氮化钛淀积；3、钨淀积；4、磨抛钨，如图。

LI金属的形成,通孔1和钨塞1的形成 层间介质（ILD）充当了各层金属间以及第一层金属与硅间的介质材料ILD上有许多小的通孔为相邻的金属层之间提供电学通道，并用导电金属（通常是钨，称为钨塞）填充制作通孔1的主要步骤是：1、ILD—1氧化物淀（CVD）；2、氧化物磨抛；3、第十层掩膜（ILD—1）制作钨塞1的主要步骤是:1、金属淀积钛阻挡层（PVD）；2、淀积氮化钛（CVD）;3、淀积钨（CVD）;4、磨抛钨金属1（M1）互连的形成 三明治金属结构是由多种不同的难熔金属构成，包括钛、铝铜。