2023年数字电路实验报告.doc

数字电路实验报告姓名： 班级：学号：实验一：组合逻辑电路分析 - 1 -一．实验用集成电路引脚图 - 1 -二．实验内容 - 1 -实验心得 - 3 -实验二 组合逻辑实验（一） - 4 -一．实验目的 - 4 -二．预习内容 - 4 -三．参考元件 - 4 -四．实验内容 - 4 -实验心得 - 7 -实验三：组合逻辑实验（二） - 8 -一．实验目的 - 8 -二．预习内容 - 8 -三．参考元件 - 8 -四．实验内容 - 9 -实验心得 - 12 -实验四：触发器和计数器 - 13 -一．实验目的 - 13 -二．预习内容 - 13 -三．参考原件 - 13 -四．实验内容 - 13 -实验心得 - 16 -实验五：555集成定期器 - 17 -一．实验目的 - 17 -二．预习内容 - 17 -三．参考原件 - 17 -四．实验内容 - 17 -实验心得 - 20 -实验六：数字秒表 - 21 -一．实验目的 - 21 -二．预习内容 - 21 -三．参考元件 - 21 -四．设计内容及规定 - 21 -五．原理框图 - 21 -六．实验报告规定 - 21 -实验心得 - 24 -实验一：组合逻辑电路分析一．实验用集成电路引脚图1． 74LS00集成电路2． 74LS20集成电路二．实验内容(1)实验内容一：a.实验电路图：b、逻辑电路真值表：上图的逻辑关系如表1-1。

表1-1(2)实验内容二：密码锁密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开否则，报警信号为“1”，接通警铃，分析密码ABCD是什么？a.实验电路图：b.真值表：分析该密码锁电路的逻辑功能可知：灯泡X1端的输出方程为L=AB’C’D接着通过实验，改变A B C D的电平，观测灯泡亮暗，得出真值表如下：从真值表中可以看出，当ABCD=1001时，密码锁可打开即密码为1001实验心得1.本次实验对元件74LS00和74LS20的端口熟悉了很多，大体记住了哪些端口是与非门的输入端，哪些是输出端2.熟悉了面板，知道如何换器件以及电源、开关的位置3.熟悉了基本逻辑电路的分析方法和及其逻辑功能的分析，熟悉了各类门的实物元件以及元件的使用和线路连接4.知道了运用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同实验二 组合逻辑实验（一）半加器和全加器一．实验目的熟悉使用门电路设计组合电路的原理和方法环节二．预习内容1．复习用门电路设计组合逻辑电路的原理和方法环节2．复习二进制数的运算1） 用与非门设计半加器的逻辑图2） 完毕用疑异或门、与或非门、与非门设计全加器的逻辑图3） 完毕用异或门设计的3变量判奇电路原理图三．参考元件四．实验内容1.用与非门组成半加器，用异或门、与或非门、与非门组成全加器（电路自拟）半加器全加器实验结果填入下表中:被加数01010101加数00110011前级进位00001111和01101001新进位000101112.用异或门设计3变量判奇电路，规定变量中1的个数为奇数时，输出为1，否则为0.实验结果填入下表中： 输入01010101输入00110011输入00001111输出011010013.“74LS283”全加器逻辑功能测试测试结果填入下表中：被加数0 1 1 11 0 0 1加数0 0 0 10 1 1 1前级进位0101和1000100100000001前进位0011实验心得1.本实验重要使用74LS00与74LS51来设计半加器与全加器以及判奇电路，在实验中熟悉了这两个元件的使用方法。

加深了我对理论课知识的理解2.半加器不带前级进位，全加器带前级进位3.设计组合逻辑电路前先列写逻辑表达式，然后根据逻辑表达式连接电路实验三：组合逻辑实验（二）数据选择器和译码器的应用一．实验目的熟悉数据选择器和数据分派器的逻辑功能和掌握其使用方法二．预习内容1）了解所有元器件的逻辑功能和管脚排列2）复习有关数据选择器和译码器的内容3）用八选一数据选择器产生逻辑函数L=ABC+ABC(—)+A(—)BC+A(—)B(—)C和L=ABC4）用3线——8线译码器和与非门构成一个全加器三．参考元件（1）数据选择器74LS151图3-1 74LS151表3-1 74LS151的功能表输入输出CBAYHXXXLHLLLLLLLHLLHLLLHHLHLLLHLHLHHLLHHH输出Y地表达式为式中为CBA的最小项将数据选择器的地址信号C、B、A作为函数的输入变量，数据输入~作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平这样，八选一数据选择器就成为一个三变量的函数产生器2）3——8线译码器74LS138图3-2 74LS138表3-2 74LS138功能表输入输出G1CBAHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL由功能表可知，当G1=1， =0， =0时，式中为CBA的最小项。

四．实验内容1、数据选择器74LS151的使用：设计产生逻辑函数则实验电路如下：实验真值表如下：ABCL00000010010001111000101111011111由上述真值表即可验证的确是产生了逻辑函数2、3线－8线译码器的应用用3线－8线译码器74LS138和与非门构成一个全加器，写出逻辑表达式并设计电路图验证实际结果 逻辑表达式为 设计电路图如下：实验真值表如下：ABCCiSi0000000101010010111010001101101101011111由真值表即可验证的确是产生了逻辑函数 即为全加器的逻辑表达式3.扩展内容用一片74LS151构成四变量的判奇电路实验心得1.本实验学会了使用74LS151与74LS138，以及运用这两个元件构造逻辑函数加深了我对理论课知识的理解2.知道了设计函数前，先要清楚所选器件的逻辑功能3.学会了如何根据器件的逻辑功能写出函数的标准形式4.知道了如何根据函数标准形式拟定器件每个端口的连接方式实验四：触发器和计数器一．实验目的1、熟悉J K触发器的基本功能和原理。

2、了解二进制计数器74LS163的工作原理3、设计并验证十进制、六进制计数器二．预习内容1、复习有关R-S触发器，J-K触发器，D触发器的内容2、预习有关计数器的工作原理3、用J——K触发器组成三进制计数器，设计电路图4、用74LS163和与非门组成四位二进制计数器，十进制计数器，六进制计数器设计电路图三．参考原件四．实验内容1、R-S触发器逻辑功能测试用一块74LS00与非门构成R-S触发器，用万用表测量Q及Q(—)的电位，并记录于下表中：设计电路图如下：RSQ~Q0101101011100011或门R—S触发器的功能是：全0不变，全1不拟定，互补取S但是与非门构成的R-S触发器是互补取R，全0不拟定，全1不变2、 用74LS163和与非门组成六进制计数器输入输出~CR~LDCTPCTTCPD0D1D2D3Q0Q1Q2Q30×××↑××××000010××↑d0d1d2d3d0d1d2d31111↑××××计数110×↑××××保持11×0↑××××保持如图所示74LS163的逻辑功能表如下：3、用74LS163组成十进制计数器设计电路图如下：4、用74LS163和与非门组成六十进制计数器实验心得1.通过本实验我了解了与非门构成的R—S触发器的功能。

与非门构成的RS触发器为低电平有效即：R=0，S=1时，Q=0，=1；R=1，S=0时，Q=1，=02.我了解了74LS163的用法，熟悉了它的功能表，并且学会了使用74LS163来设计各种位制的计时器，熟悉了它的接线，以及各个端口的作用3.我了解了同步置数与异步置数的区别，纯熟了通过置数与清零来设计不同进制的计数器1）同步清零，即：当计数为N-1时，端输入有效低电平，计数器清零，重新计数2）同步置数，即：一般将置数端设计为零，当计数为N-1时，端输入有效低电平，计数器置数，重新计数实验五：555集成定期器一．实验目的熟悉与使用555集成定期器二．预习内容复习有关555集成定期器的内容和常用电路三．参考原件555集成定期器图5-1 555集成定期器器件说明：555集成定期器涉及一个放电三极管T，两个电压比较器，一个基本RS触发器以及5电阻组成的分压器比较器上的参考电压从分压器电阻上。