带有奇偶校验位的ascii字符并入串出传输电路课程设计.doc

带有奇偶校验位的ASCII字符并入串出传输电路课程设计原文地址:带有奇偶校验位的ASCII字符并入串出传输电路课程设计作者:蒋落洛课程设计题目带有奇偶校验位的ASCII字符并入串出传输电路验收时间间间2009.05.26验收地点9308指导教师课题总体设计思想概述实现ASCII字符的并入串出功能，可设计为:将并行输入端的A~G脚，总共7位，输入得到二进制码，通过逻辑功能电路附加上奇检验码或偶检验码后，再得到串行输出总体功能框图:输入得到ASCⅡ符共七位进行奇偶校验进行字符处理，结果总共有八位，最高是奇偶校验位后七位为ASCII字符八位串行输出设计目的通过带有奇偶校验位的逻辑电路来实现ASCII字符由并行输入，转换为串行输出的功能本实验输入端为七位，输出端为八位，最高位为奇偶校验位设计原理实现带有奇偶校验位的ASCII字符的并入串出功能，本实验需要由两个74194四位双向移位寄存器实现基本功能，第一个74194芯片用于接收奇偶检验位和A~C三个并行输入端所输入的共4位二进制数，第二个74194芯片用于接收D~G四个输入端并入的四个二进制数，再将结果串出到第一个74194芯片，然后由第1个74194芯片串行输出8位二进制码，输出结果中，最高位是奇偶校验位，后7位为对应于并行输入的串行输出ASCII字符。

电路原理图如下:设计方案本实验所用平台为MAX+PLUSII平台，该平台芯片比较全面，操作也比较容易熟悉，功能比较强大稳定运行结果比较直观本实验要求实现带有奇偶校验位的ASCII字符的并入串出功能，则首先应该通过输入端口得到所要求位数的输入，本实验为7位输入然后再通过逻辑电路设计实现对所输入数据的奇偶校验功能其次，选取合适逻辑功能的芯片，实现输入数据由并入到串出的转换，本实验选用74194四位双向移位寄存器，数量为2个，整个逻辑电路设计可分为两个部分:第一部分;本部分实现奇偶校验位功能，可由六个异或门再串联一个非门组成，七个输入端进行异或，然后取非(参看电路原理图)，这样就实现了奇校验的功能如果想要进行偶检验的话，可以去掉串联非门第二部分;实现数据并入串出转换，可由两个74194四位移位寄存器组成，第一个74194芯片用于接收奇或偶检验位和A~C三个并行输入端的输入共4位二进制数，第二个74194芯片用于接收D~G四个输入端并入的四个二进制数，再将输出结果串出到第一个74194芯片上，然后再由第1个74194芯片串行输出8位二进制码，输出结果中，最高位是奇偶校验位，后7位为对应于并行输入的串行输出。

设计方案比较简单，关键是芯片的选用对芯片的逻辑功能应做到熟悉了解，才能更好的应用测试方案本实验运行起来比较简单，在初步方案设计完成之后，进行逻辑电路的连接，调试与改正，仿真时若有错误会进行提示，根据提示进行首先是接线的错误，由于平时应用的不是本实验平台，所以对这个平台的了解不是很深，对其中一些规定与限制了解的也很不全面，本平台虽然操作略显复杂繁琐，但熟悉之后还是会得心应手的，使用教程很有帮助在实验室调试过程中，发现一些易犯的错误，比如接线不能在元器件的端口的虚线框内，否则会产生不可预知的错误，逻辑电路也无法正常编译，所以要注重细节，改正这些错误，其次就是注意输入数据的考虑以及时钟功能和清除功能的考虑错误改正完毕后，进行编译运行，可选择性的进行一些数据的验证本实验要求并入串出，所以在第1个CP时间时，可将S0置1，S1置1，第一个74194芯片接收奇偶检验位和A~C三个并行输入的一共4位二进制数，第二个194芯片接收D~G四个并入的二进制数在第2个CP时钟后，S0置0，S1置1，第二个74194芯片将串出的结果串出到第一个74194芯片，再由第1个74194芯片串行输出8位二进制码，最高位是奇偶校验位，后7位为ASCII字符!如:若输入七位ASCII字符为1011101，则奇检验位应该为0，输出应该为01011101。

若输入七位ASCII字符为1010000，则奇检验位应该为1，输出应该为11010000若运行结果如上所示则逻辑电路运行结果正确设计电路达到预定设计目标用户手册功能介绍本试验实现功能为:通过带有奇偶校验位的逻辑电路来实现ASCII字符由并行输入，转换为串行输出的功能本实验输入端为七位二进制码，输出端为八位，最高位为奇偶校验位操作指南用户首先应了解掌握MAX+PLUSII平台的使用(参看MAX+PlusII的使用.ppt)用户了解本逻辑电路实现功能后，通过逻辑电路的编译运行，运行成功，通过在电路输入端口添加激励信号和时钟周期，然后开始进行逻辑功能仿真，电路仿真完成后，单击OpenSCF打开波形文件，则显示电路的仿真结果，供用户查看注意事项①了解掌握MAX+PLUSII平台的使用②仿真时数据的正确输入，平台功能键的正确运用③注意S1S0值的设置问题④检查仿真结果是否正确，并观察电路的时序及延时情况⑤进行管脚重新分配时某些特殊功能的管脚不能使用⑥对管脚进行重新分配后，必须再编译一次，否则下载后的管脚还是自动分配的状态⑦在MAX+PLUSⅡ的有些版本中，保存文件目录的路径字符串中不能包含中文字符。

错误及结果分析若编译运行中产生错误，则可能涉及电路连接错误，根据提示进行相应改正即可若输入数据后，运行波形结果产生错误，则注意输入数据，时钟周期设置以及S1S0值的设置是否正确如:第一次进行调试时得不到输出，然后把第一个CP时间里的S0置1才解决问题仿真波形如下:本实验测试时电路为带奇校验位的ASCII字符并入串出传输电路，波形结果图如上页所示注:图中ABCDEFG为数据输入端，F1为运行结果输出端如波形所示，ASCII字符为1110101，奇检验位为0，输出为01110101，结果正确电路达到设计目标，完成逻辑功能，波形结果也达到了设计的目标，电路运行结果正确方案改进及课程设计心得本方案设计关键是芯片的选用由于本实验原理和逻辑电路都比较简单，但在第一次进行调试时得不到输出，寻找原因后把第一个CP时间里的S0置1才解决问题该电路虽然比较简单，但应注意细节及关键设置，要做到细心在方案设计和逻辑电路设计调试过程中，通过向老师询问，和同学讨论，交流时学到了很多东西，和一些设计思想的改变和丰富，比如定位错误问题，通过对实验的几次改进使实验更加直观通过本次实验，锻炼了自己的动手能力，分析问题及解决问题的能力。

虽然是是比较简单的设计方案，奇偶检验位电路和ASCII字符并入传出传输电路都比较简单，两个74194芯片延迟也比较小但是得知实验设计中一定要有全局观，同时注重细节，细心设计才能少犯错误，提高时效参考文献1《数字逻辑》，华中科技大学出版社，第二版，欧阳星明2《数字逻辑学习与解题指南》，华中科技大学出版社，第二版，欧阳星明记录激动时刻，赢取超级大奖!点击链接，和我一起参加"2010:我的世界杯Blog日志"活动!。