误码率论文：基于FPGA的信道误码测试仪设计与实现.doc

误码率论文：基于FPGA的信道误码测试仪设计与实现【中文摘要】误码率是评价数据传输设备及其信道工作质量的一 个重要指标，而误码仪作为通信系统可靠性测量工具，主要用于传输 设备的生产调试、检验、以及日常维护、维修中本论文是结合一个 实际课题进行的，其是基于的FPGA+DSP数字信号处理技术，设计并实 现一个适用于多种网系的信道误码测试仪测试仪在传统误码仪的基 础上，实现了以下功能第一，测试仪带有配套的各种接口，能够与不 同的通信系统连接，适应多种接口的测试要求第二，测试仪输出的码 流速度是可调的，范围从32kb/s到8192kb/So第三，测试仪可以手动 插入信道模拟单元，实现具有随机分布特性、一定误码率的信道误码 和具有相应延迟时间的信道延迟第四，测试仪采用触摸屏作为人机 交互单元，具有智能直观的实时显示机制，使用户能够及时观测到测 试仪统计出的误码参数本文详细介绍了信道误码测试系统的总体设 计方案，利用VHDL语言在FPGA芯片上完成了信号处理单元的功能设 计和实现,包括以下儿个方面：1、选择相应接口、工作速率和信号码 型；2、生成符合设定帧结构的测试系列；3、对接收到的信号进行同 步判别和误码检测；4、模拟信道功能，实现信道误码和信•• •【英文摘要】Bit Error Rate(BER) is very valuable and important to evaluate the performance of communication transmission devices or the quality of a transmission system.And the BER tester is used in the production debugging, testing, inspecting and day-to-day maintenance for transmissionequipment, which is used as detection tool for reliability ofa communication system. This dissertation comes from a practical research project. The purpose is to design and realize a BER tester in comniunication channel, which can •…【索购全文找2】139938848 138113721同时提供论文写作…对…和论文发表服务。

关键词】误码率信道误码测试仪FPGA VHDL语言帧结构【英文关键词】Bit Error Rate BER tester in communicationchannel FPGA VHDL language Frame structure【目录】基于FPGA的信道误码测试仪设计与实现 致谢5-6中文摘要6-7 ABSTRACT 7 目录8-101引言10-14 1・1研究背景及意义10-111.2国内外研究现状11-12 1.3论文研究内容和组织结构12-14 2 FPGA芯片及其开发工具介绍14-262. 1 FPGA简介14-19 2. 1. 1 FPGA的结构特征14-162. 1. 2 FPGA配置模式和基本特点16 2. 1. 3主流的FPGA芯片厂商及其代表产品16-18 2. 1.4 Spartan-3E芯片介绍18-19 2. 2 FPGA开发所需工具19-21 2. 2. 1硬件描述语言一VHDL 19 2. 2. 2开发平台一ISE9. 2i19-20 2. 2.3仿真软件一Modelsim 20-21 2.2.4 逻辑分析仪—ChipScope22-23 2. 3. 2 编写 Testbench 和功能仿真 23 2. 3. 3 综合及时序分析23 2. 3.4实现23-24 2. 3. 5加载配置与调试24-26 3信道误码测试系统总体方案26-36 3. 1系统总体结构26-27 3. 2系统设计原理27-28 3. 3FPGA单元功能设计28-32 3. 3. 1信号源单元功能29-30 3. 3. 2信道模拟单元功能 30-32 3. 4 FPGA部分接口关系 32-35 3. 4. 1 与 DSP 之间的接口 32-34 3.4. 2与接口控制单元之间的接口 34-35 3. 5 FPGA的模块化设计35~36 4信号源模块设计 36-60 4. 1 rv35 a el top模块36-50 4. 1. 1发送端-时钟设计实现38-39 4. 1.2发送端-帧结构设计实现39-43 4. 1. 3发送端-m序列43-44 4. 1.4接收端-接收同步检测模块44-49 4. 1. 5接收端-测试结果显示标志模块49-50 4. 2 E2_top模块50-55 4. 2. 1 G. 704 帧结构模块 51-53 4. 2. 2 G. 742 帧结构模块53-55 4. 3数据记录55-60 4. 3. 1 TP核简介55-56 4. 3. 2数据记录模块56-60 5信道模拟模块设计 60-64 5. 1 signalchannel top（信道模拟模块）60-63 5. 1. 1信道误码模拟60-62 5. 1. 2信道延时模拟62-63 5. 2数据总线处理63-64 6设计实现与论文总结64-70 6.1实现结果64-69 6. 2论文总结69-70 参考文献70-72 作者简历72-76 学位论文数据集76。