接口第五章-4学时..ppt

第5章 第 5章 第一节 处理器的外部特性 第二节 I/O接口概述 第三节 处理器与外设的数据交换方式 微处理器的外部特性与微处理器的外部特性与 输入输入/ /输出输出 8086引脚 ● ● 一、8086的引脚及其功能 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 BHE* /S7 MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO* ( S2* ) DT / R* ( S1* ) DEN ( S0 * ) ALE (QS0) INTA * (QS1) TEST* READY RESET 8086 8086.PDF 40条引脚 决定最大 最小模式 数据和地址引脚 读写控制引脚 中断请求/响应引脚 总线请求/响应引脚 其它引脚 第一节第一节 处理器外部特性处理器外部特性 数据和地址引脚数据和地址引脚 ● ● 1、与模式无关的引脚 访问存储器或外设的总线操作周期中，这些引线在第一个时钟 周期T1输出存储器或I/O端口的地址A15 ~ A0。

T2周期以后用于 传送16位数据D15 ~ D0 (1) AD15 ~ AD0（Address/Data）地址/数据分时复用引脚 D D G =0 数据方向 =1 数据方向 C1、C2不能同时有效！ 双向、三态 演示_WEB三态门 数据和状态引脚数据和状态引脚 * 在访问外设的第一个时钟T1周期全部输出低电平 * T2周期以后输出状态信号S6 ~ S3 (2) A19/S6 ~ A16/S3（Address/Status）地址/状态分时复用引线 输出、三态 * 在访问存储器的第一个时钟T1周期输出高4位地址A19 ~ A16 现行使用的 段寄存器 S6S5S4S3 8086使用总线 S6=0使用 S6=1不使用 允许中断标志位 1=允许可屏蔽中断 0=禁止可屏蔽中断 00ES段 01SS段 10CS段 11DS段 例：T1周期及T2周期以后A19/S6~AD0上的信息都是74A6CH,描 述其含义 高高8 8位允许位允许/ /状态引脚状态引脚 BHEA0说明 00DB传送全字D15~D0 01DB传送高位字节D15~D8 10DB传送低位字节D7~D0 11不用 * T2周期以后输出状态。

(3) BHE/S7（Bus High Enable/Status）高8位允许/状态分时复用 * BHE=0表示位于D15 ~ D8高8位数据线上的信息可用 * BHE与A0结合决定数据线上的情况 低电平使能-BHE NBHE BHE* *BHE 输出.三态 * T1周期 ： 从存储器中读取字节和字的方式读取从存储器中读取字节和字的方式读取 从存储器中读取 字节和字的方式 10000HA4 …… 10010H78 10011H56 10012HAD 10013H12 10014H34 10015H3E 10016H28 10017HF6 偶地址字 奇地址字 读写存储器均为16位 P150 读引脚读引脚 * 高速CPU与低速外围电路在速度上进行匹配的信号 (4) RD（Read）读 * 存储器读或I/O读与M/IO引脚共同决定 * 由被访问的存储器或I/O设备发出的回答 信号表示数据传输已准备就绪 (5) READY 准备好输入 高电平使能 (6) INTR ( Interrupt Request ) 可屏蔽中断请求 (7) NMI (Non Maskable Interrupt)非屏蔽中断请求 输出 低电平使能 输入 高电平使能 输入 上升沿触发 硬中断 可软件控制 不可软件控制 总线操作周期中，CPU会测试该引脚 如果测到高有效，CPU 直接进入下一步；如果测到无效，CPU将插入等待周期。

CLI 关中断 STI 开中断 测试引脚测试引脚 * 8087在加电后，就不断检测是否需要自己协助工 作，发现ESC指令后立刻处理 (8) TEST 测试 * 多处理器之间的联络信号 * 在带有协处理器的系统中，8086指令中会有交权前缀ESC， 在程序执行过程中遇到这条指令表示8086要调用8087 输入、低电平有效 * 此信号来自于其他处理器，一般为8087协处理器 具有很强的浮点 运算能力 * 8086还要取回8087的结果，发出指令WAIT， 在WAIT执行过程中，CPU不断检测TEST引脚 TEST =1 =0 8087忙 8086等待 8087闲 8086工作 TESTBUSY 80868087 其他引脚都一致 8086和 8087同时 加工一个 指令队列 其他引脚其他引脚 (9) RESET 复位输入、高电平有效 * 信号有效使CPU回到其初始状态；当信号再度返回 无效时，CPU将重新开始工作 * 复位后 ES=0000H CS=FFFFH IP=0000H DS=0000H SS=0000H 表明程序入口在物理地址FFFF0H (10) CLK 时钟 4.77MHZ (11) VCC 电源 5V (12) GND 地线 指令队列空 标志寄存器 FR=0000H EA 5B E0 00 F0 FFFF0H FFFF1H FFFF2H FFFF3H FFFF4H F000:E05B 跳转到？ 跳转指令 存放加电 自检程序 例：8086 CPU中，将要执行的指令地址由 寄存器 及 寄存器共同决定，CPU加电后第一条要执行 的指令位于内存物理地址 处。

CS FFFF0H IP (14) M/IO（Memory/Input and Output ）存储器或I/O访问 与模式有关的引脚与模式有关的引脚 存储器存储器 /IO/IO ● ● 2、与模式有关的引脚 (13)MN/MX(Minimum/Maximum Mode Control) 最小/最大模式控制 * MN/MX=1 8086构成最小模式，8086提供全部控制信号 * MN/MX=0 8086构成最大模式，可构成多处理器系统 输出、三态 * =1，表示CPU将访问存储 器，这时地址总线A19 ~ A0提供20 位存储器地址 M/IO * =0 ，表示CPU将访问I/O端 口，这时地址总线A15 ~ A0提供16位 I/O口地址 M/IO 最小最大 S2 (15) DT/R (Data Transmit/Receive)数据收发控制 与模式有关的引脚与模式有关的引脚 DT/RDT/R 输出、三态 * =1，表示CPU发送数据DT/R * =0 ，表示CPU接收数据DT/R 最小最大 S1 (16) DEN (Data Enable) 数据允许 输出、三态 S0 * 低电平时表示当前数据总线上 正在传送数据，可利用他来控 制对数据总线的驱动。

S2S1S0 性 能 000 中断响应 001I/O读 010I/O写 011暂停 100访内指令 101存储器读 110存储器写 111被动状态 由8288总线控制器对 三个状态信号译码产 生控制信号 (17) INTA (Interrupt Acknowledge)中断响应 与模式有关的引脚与模式有关的引脚 INTAINTA 输出、低电平有效 * 与中断请求INTR对应 最小最大 QS1 QS0 QS1QS0含 义 00 无操作 01 出队的是指令 的第1字节 10空队列 11出队的是指令 的后续字节 由于地址信息在这些复用引脚 上出现的时间很短暂，所以系 统可以利用ALE引脚将地址锁存 起来 输出、三态、高电平有效 * ALE引脚高有效时，表示复用引 脚：AD15 ~ AD0和A19/S6 ~ A16/S3正 在传送地址信息 (18 )ALE（Address Latch Enable） 地址锁存允许 * M/IO、WR和RD是最基本的控 制信号，组合后，控制4种基本 的总线周期 与模式有关的引脚与模式有关的引脚 写信号写信号 输出、三态、低电平有效 * 有效时表示CPU正在给存储 器或I/O端口写数据 (19) WR (Write) 写控制 M/IORDWR 含 义 101 读内存 110 写内存 010 写I/O 输出 001读I/O 输入 最小最大 LOCK 封锁 * 低电平时其他总线主设备不 能获得系统总线控制权。

* 如果一条指令加上前缀指 令LOCK，则8086执行这条 指令时， LOCK引脚为低电 平，并保持到指令结束 M/IO RD WR MEMR MEMW IOR IOW 读写信号产生电路 提问 问题 1、宏和子程序的区别 2、跟踪复位后的第一条和第二条指令 FFFF:0000 IMP F000:E05B F000:E05B JMP F000:63EF F000:63EF CLI F000:63F0 MOV AX,0F000H F000:63F3 MOV SS,AX F000:63F5 MOV SP,63FBH F000:63F8 JMP DE0DH …… 3、8086受最大/最小模式控制的管脚有几根？ P115 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 BHE* /S7 MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO* ( S2* ) DT / R* ( S1* ) DEN ( S0 * ) ALE (QS0) INTA * (QS1) TEST* READY RESET 8086 决定最大 最小模式 与模式有关的引脚与模式有关的引脚 保持请求、保持响应保持请求、保持响应 高电平有效 * HOLD有效表示总线主设备 向8086请求使用总线。

(20) HOLD 总线请求 输入 最小最大 HLDA 总线响应 输出 * HLDA有效表示8086让出总 线总线使用权 * 最大模式下，供外部主控设备(协 处理器)用来请求获得总线控制权 请求/同意控制信号 双向、三态、低有效 RQ/GT0 、RQ/GT1 (Request Grant) RQ/GT 8086CPU双向 RQ/GT RQ/GT 三次低脉冲完 成请求响应 8086 8087 A1 8087向 8086请求 使用总线 8086告知 可以使用 总线 8087将使 用权归还 8086 8087 A1 8086 8087 A1 “借”“使用”“送还” 8086系统组成 第二节第二节 8086 8086 系统的组成系统的组。