出租车计费系统设计.docx

学习中心编号学习中心名称： 西南大学网络教育毕业论文论 文 题 目：学 学 类 专 层生 号 型 业 次出租车计费系统设计网络教育电气工程及自动化专升本指导教师 日期西南大学网络教育学院毕业论文（设计）评定表学生姓名学 入学号 年级专业 电气工程及自动化所属学习中心 名称毕业论文（设计） 题 目出租车计勺费系统设计指导教师意见：评分：指导教师（签名）年 月 日评审意见：评审组长（签名）年 月 日一 备注 一出租车计费系统的设计摘要随着我国市场经济的发展，交通也越来越便利，特别是计程车，以快捷、方便的特点 早已盛行各个城市，成为城市交通的重要工具计程车市场从90 年代初的起步阶段到现在 已经进入了高峰期随着城市化水平的提高和人民生活水平的改善，计程车的服务也就显 得越来越重要因此计程车计价器也就应运而生了本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式 : 基于单片机的设计方式和基于 FPGA 的设计方式；并对这两种实现方式的优点和缺点进行分 析，比较后确定本系统的方案：基于 FPGA 的出租车计费系统的设计在本设计中主要是通过 VHDL 语言来编程实现计费系统的四个功能块：分频模块，控制 模块，计量模块和译码显示模块，最后使用MAX+PLUSII软件来对程序进行仿真，以模拟实 现出租车的启动，停止以及等待等过程中的计时，计程和计费功能。

并将各功能模块的结 果通过动态译码扫描模块输出到显示模块进行显示即通过显示模块显示出租车所行驶的 路程，出租车等待的时间和出租车分别在等待过程中的费用和行驶过程中的费用关键字:CPLD/FPGA； VHDL语言；MAXPLUS II；出租车；计费器目录摘要 31.1 研究的意义 51.2 当前国内外的研究现状 51.3 本课题的目的 51.4 本论文的章节安排 62VHDL 和 FPGA 的简介 62.1VHDL 的介绍 62.2FPGA 的介绍 73Max+plusII 平台简介 73.1 概述 73.2Max+plusII 的特点 84 设计方案的简介及比较 94.1 基于单片机出租车计费器设计方案 94.1.1 硬件各模块的功能 94.1.2 程序设计模块 104.2 基于 FPGA 的出租车计费器的设计方案 104.3 两种方案的比较 114.4 方案的确定 115 出租车计费系统的设计 125.1 整体方案设计 125.1.1 设计的主要技术指标 125.1.2 整体设计方案的实现 125.2 模块的设计 135.2.1 秒分频模块 135.2.2 控制模块 145.2.3 计量模块 155.2.4 译码显示输出模块 195.2.5 整体原理与仿真 215.2.6 结果分析 225.2.7 结论 226 结束语 237 谢辞 238 参考文献 241.1 研究的意义随着我国市场经济的发展，交通也越来越便利，特别是计程车，以快捷、方便的特点 早已盛行各个城市，成为城市交通的重要工具。

计程车市场从90 年代初的起步阶段到现在 已经进入了高峰期随着城市化水平的提高和人民生活水平的改善，计程车的服务也就显 得越来越重要因此计程车计价器也就应运而生了1.2 当前国内外的研究现状目前市场上使用的出租车计费器主要采用的都是利用 MCU 如 89C51 单片机实现的计费 器设计，显示方式上主要采用的是固定显示内容的 LED 显示 传统的出租车计费器由于 发展使用了十几年，在稳定性、成本、以及使用习惯上都具有一些优势，但是随着出租车 价格市场化，我国加入 WTO 以来主导出租车行业成本的许多因素主要包括油价的波动，都 对传统的出租车计费器提出了更高的要求近一年来，各大城市都在对出租车价格进行调 整，由于数量太多，很多城市的调价甚至需要一个月的时间才能完成，经常会同一时间出 现几个价格，有的城市的出租车上还会出现司机人工计价的尴尬情形这些都暴露了传统 计费器在灵活性和升级换代能力的不足 传统计费器的不足可以体现在以下几点：1）品更新周期长传统计费器利用MCU如89C51单片机实现汽车计费器的设计,大部分的功能可以用 单 片机来实现但是单片机程序是不通用的，不同的芯片有不同的指令集，因此设计研发比 较困难,周期长,如果系统设计的不好,则系统不是很稳定,而且灵活度不够,不易实 现 功能复杂的设计。

2）计价方式的不灵活 每次计价标准的修改都需要将芯片从新烧录,使得每次调价都需要耗费大量的人力物 力, 很难达到目前油价联动的需求1.3本课题的目的考虑到目前出租车行业迅猛发展的趋势以及对计费器更高的灵活性要求,本设计希望 尝试一些新的方法来予以解决以上问题1）利用 FPGA 取代 MCU随着FPGA等数字可编程器件的出现解决传统电子设计不能完成的任务，利用FPGA来 实现出租车计费器可行性很高,而且电路简单,大大减少外围器件,可以用软件完全仿 真，灵活度高，可以设计一些复杂的系统，而且编好的系统可以在不同的FPGA或CPLD芯 片上通用FPGA能完成任何数字器件的功能，使用FPGA来开发数字电路，可以大大缩短 设计时间，减少PCB面积，提高系统的可靠性同时由于FPGA的功能完全取决于VHDL语 言编写的程序，不拘泥于某种芯片的特殊指令，更加提高了产品的更新换代能力2）增加计价标准设定功能 通过设计此功能模块可以使得计价标准设计更加灵活，体现目前出租车行业发展的需 要，使运价、油价联动成为可能1.4 本论文的章节安排本文在第2章介绍了 VHDL语言的特点和FPGA的基本原理第3章主要是对MAX+PLUSII 进行了简要的介绍。

第 4章介绍了当前两种主要出租车设计方案和这两种方案的比较第 5 章是对基于FPGA设计方案的详细设计2VHDL和FPGA的简介2.1VHDL 的介绍VHDL 的英文全名是 Vry_High_Speed Integrated Circuit Hardware Description Language,被认为是标准硬件描述语言，有专家认为，在新世纪中，HDL与Verilog HDL语 言将承担起几乎全部的数字系统设计任务VHDL 主要用于描述数字系统的结构、行为、功能和接口除了含有许多具有硬件特 征 的语句外，VHDL的语言形式和描述风格与句法十分类似于一般的计算机高级语言VHDL的 程序结构特点是将一项工程设计，或称设计实体（可以是一个元件、一个电路模块或一 个 系统）分成外部（或称可视部分，即端口）和内部（或称不可视部分），即设计实体的 内 部功能和算法完成部分在对一个设计实体定义了外部界面后，一旦内部开发完成后， 其 他的设计可以直接调用这个实体这种将设计实体分成内外部分的概念是VHDL系统设 计 的基本点随着 EDA 技术的发展，使用硬件语言设计 FPGA 成为一种趋势借用 MAXPLUSII 或 QuartusII等软件用VHDL语言开发FPGA的完整流程为：1） 文本编辑：用任何文本编辑器都可以进行，也可以用专用的 HDL 编辑环境。

通常 VHDL 文件保存为.vhd文件2） 功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确也叫前仿真, 对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）3） 逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式 和信号的连接关系逻辑综合软件会生成.edf （edif）的EDA工业标准文件4） 布局布线：将edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放 到 PLD/FPGA 内5）时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序（也叫 后仿真）6）编程下载：确认仿真无误后，将文件下载到芯片中sof文件用于直接下载到 芯片（掉电后会消失）， pof 文件用于 rom 芯片下载（掉电后不消失）2.2FPGA 的介绍FPGA是现场可编程门阵列（Field Programable Gate Array）的简称，FPGA是电子 设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和 使用actel 公司于 2005 年 1 月 24 日在美国加利福尼亚总部发布了它的 ProASIC3 和 ProASIC3E系列的FPGA。

这是该公司第三代的基于Flash的可编程逻辑方案这些新的SIC3 最低价将达到15美元，代表了全球最低成本的FPGA，并且相对于基于SRAM的FPGA来说 具有保密的优势基于Flash的FPGA可以提供加密、低功耗、上电工作、可重复编程的方 案目前生产 FPGA 的公司主要有 Xilinx、 Altera、 Actel、 Lattice、 QuickLogic 等生产 的 FPGA 品种和型号繁多尽管这些 FPGA 的具体结构和性能指标各有特色，但它们都有一 个共同之处，即由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块， 从 而实现不同的设计典型的 FPGA 通常包含三类基本资源：可编程逻辑功能块、可编程输入/输出块和可编 程互连资源可编程逻辑功能块是实现用户功能的基本单元，多个逻辑功能块通常规则地 排成一个阵列结构，分布于整个芯片；可编程输入/输出块完成芯片内部逻辑与外部管脚之 间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和一 些可编程连接开关，它们将各个可编程逻辑块或输入/输出块连接起来，构成特定功能的电 路用户可以通过编程决定每个单元的功能以及它们的互连关系，从而实现所需的逻辑功 能。

不同厂家或不同型号的FPGA，在可编程逻辑块的内部结构、规模、内部互连的结 构 等方面经常存在较大的差异3Max+plusII 平台简介3.1 概述Max+plusII是Alt era公司推出的第三代PLD开发系统（Al tera第四代PLD开发系统被 称为：Quartusll,主要用于设计新器件和大规模CPLDFPGA）使用MAX+PLUSII的设计者不 需精通器件内部的复杂结构设计者可以用自己熟悉的设计工具（如原理图输入或硬件描 述语言）建立设计， MAX+PLUSII 把这些设计转自动换成最终所需的格式其设计速度非常 快对于一般几千门的电路设计，使用MAX+PLUSII,从设计输入到器件编程完毕，用户拿 到设计好的逻辑电路，大约只需几小时设计处理一般在数分钟内完成特别是在原理图 输入等方面， Maxplus2 被公认为是最易使用，人机界面最友善的 PLD 开发软件 3.2Max+plusII 的特点1） 开放的界面Alt era的工作与EDA厂家紧密结合，使MAX+PLUSII软件可与其它工业标准的设计输 入.综合与校验工具相连接设计人员可以使用Alt era或标准EDA设计输入工具来建立逻 辑设计，使用MAX+PLUSII编译器（Comp il er ）对Alt era器件设计进行编译，并使用Alt era 或其它 EDA 校验工具进行器件或板级仿真。

目前， MAX+PLUSII 支持与 Cadence、 Exemplarlogic、Mentor Graphics、Synopsys、Synplicity、Viewlogic 和其它公司的 EDA 工具的接口2） 多平台MAX+PLUSII 软件可基于 486、奔腾 PC 机的 WINDOWS NT 351 或 40、WINDO。