EOS验证与失效分析报告.docx

EOS所旌舆失效分析赖阈印 失效分析舆^端品^管理 全球裂造摘要FAE遇到元件失效h寺，若因然元件失效分析之能力，费失效元件送回瘢商分析，但元件瘢商的回 覆幸反告有桎大部分的失效原因舄EOS所要致，造成h寺冏和成本的浪囊本文探言寸EOS之成因且 封元件之失效分析MU行的房如登及虚理流程，透^案例研言寸，期有效常助工程自而判新雷子元件失 效的原因是否舄EOS所造成，遥而找到根本原因(Root Cause)避免因EOS造成之失效元件送瘢 商分析所走生的H寺冏和成本的浪囊一. 前言EOS 是"Electrical Overstress"的筒稠，其造成雷子元件失效之原理如同^.雷流流典■保除^走 生熟能保除^燎新舄相同的道理在大多敷的失效案例中雷子元件内部雷路奥地(GND)或不同雷 位黑占之冏形成短路，走生遗需流而造成元件损壤舄大多敷雷子元件失效的主要因素此外有人畲封EOS舆ESD走生混淆，筒言之，ESD也是EOS的一椒，但因ESD封雷子元件的损 害，其盛重程度舆能量大小有片目如果能量敷小，可能只要致雷子元件独微的损壤影譬其可靠度， 单未造成立即的功能不良，如果能量敷大，可要致雷子元件被擎穿或形成遗需流封元件形成永 久性损壤甚至燎毁，就是EOS。

如下圜，舄利用光孥^微金竟(圜A，B)及SEM(圜B，C)看到EOS的不良现象(圜片来源：VOLTERRA Silicon Power Solutions -ESD/EOS Differences)二. 焉何要做EOS碗盎根披雷子元件紫界常髭的失效原因分析中，EOS 1 占了々勺47 %，如圜一所示由此可知EOS封裂 造紫走生品^成本的影譬相誉盛重是所有雷子元件失效原因之首三. 函峻流程及方法舄因厩EOS的冏恐 本箪位与蚤展出一套系统化的分析^言登及虚理流程能^失效分析工程自而在第一 h寺冏澄清失效之雷子元件是否EOS所造成 及h寺正碓判新不必费有EOS冏题的雷子元件送瘢商分 析而•^失 寻找冏题根 本原因及解方夬冏题 之黄金h寺冏EOS瞰重流程：Component NG虹 .JLJCurve Tracerin FA Report to VendorFind theRoot Cause/ComponentProcessNG (Vendor)Go “Vendor FA”Special ATE/OscilloscopeVerificationFlying ProbeVerificationjBaking & highlight the result峻壶方法:1.可使用Curve Tracer 曲籍追蹴冠（如圆2） 来量浏元件之DC 特性,如果#至由Curve Tracer ^ 查言亥元件之特性不符合原先的元件之规格，刖可初步判新可能舄EOS。

2.利用 Special ATE /Flying Probe 来做税a.可依照元件规格裂作ATE测言式治具（圜3）及测言式程式（测言式内容包含Open, Short, IC Diode &VCC , Boundary Scan or XOR Tree 之量测）如同使用Curve Tracer判新是否舄EOS之相同原 理，取得言亥元件之DC特性参敷藉以遥彳亍判新是否舄EOSb. Flying Probe （圜 4）可依照元件规格裂作Flying Probe测言式灾遮治具，另取一片好的元件誉椽品裂作Flying Probe 测言式程式，（测言式内容包含Open, Short, IC Diode封VCC 量测）如同使用Curve Tracer判 新是否舄EOS之相同原理，取得言亥元件之DC 特性参敷藉以遥彳亍判新是否舄EOS3.考虑前各庶之毂偷业兼Curve Tracer or Special ATE /Flying Probe畤，可以利用示波器 来量测元件之保畿二槌勉特性曲糠，此方法如同Curve Tracer判新是否舄EOS之相同原理，取 得言亥元件之DC特性参敷藉以遥彳亍判新是否舄EOS接^示意圜如下所示利用言4虢走生器翰出正弦波，此H寺依披雷子元件之规格找到需要量部之保^二桎髓彳爱，依JW费示 波器的Ch1誉做X卓由（二桎髓的偏摩），Ch2誉作Y卓由（二桎髓的雷流），按照是意圜之4^M接 好彳爱即可^始裕I整言4虢走生器的DC offset，刖可费二桎髓曲^呈琨在示波器上。

如果示波器上 昴页示的二桎髓曲M^^M或撤楚^日寺，刖可能此二桎髓已经形成^路或短路言亥元件之特性已不符 合原先的元件之规格，刖可初步判新可能舄EOS上述方法封雷子元件敷不易损壤也敷军碓，但联於殴借缺乏h寺或遇到非常累急的事件畤，也可利 用雷镀做初步房如登勤作，但殖注意雷镀畲有敷不穗的雷摩或走生瞬冏雷至容易破壤元件内部之 雷性特性，所以使用h寺需在雷镀舆元件之冏加上50 ~100 ohm的雷阻来滤波使得降低雷镀封元 件的1 爹害如下针嬲能喊的量测方法加以蜿明：首先，金十封元件使用雷镀之Ohm禧来量测各内部雷路封地（GND） or封雷源（VCC）之冏的阻抗是 否正常（依披元件规格找出IC的 Pin assignment用雷镀来量测元件本髓之二桎髓值，再舆功 能不良IC的二桎髓量测值作比敷另外也可利用重镀之二桎髓禧来量测VCC & GND之冏的保^二桎髓是否短路或^路（正碓的二桎 髓值在0.7mv左右，誉然也要舆好的元件做比段）圜四如果其保^二桎髓不良，刖敷有可能是 高雷摩/雷流擎穿保^二桎髓原因舄誉逆向雷摩增加到一定程度H，P-N二桎髓畲燮成要髓， 如再增加逆向雷摩畲使二桎髓燎毁，如果不良Sample敷少h寺仍然需使用Curve Tracer or来桧■ 测，防止因本身分析的冏题要致元件被壤而找不到真正原因如下圜舄二桎髓之符虢及雷镀量测 方法。

如下湍元件规格所列之保^二桎髓做木参考■a I 3 I ■ ■ ni^ ・j_| r 珀#事r J I ■Hs7n IP.Gnd四. 案例研^案例聚法朋械（No Power）於中山瘢测言式VOIP H寺与蚤琨然法^横（No Power）的情形，经失效分析工程自而金十封然法^横的现象 去量测Super I/O言4虢，其中与蚤琨Pin72翰出雷摩金昔森（NG舄0.76V （Power on source）， OK翰出雷摩舄3V ），和pin67翰出雷摩舄0V（Vcch），但正碓舄5V）经FAE房如登言亥元件彳复判定舄元件本髓不良所致，因此费元件送瘢商分析，经遗了一•（固月左右瘢商的回覆幸反告是” EOS”所造成元件损壤如圜6所示）Sample2ffl 6瘢商分析集吉果舄EOSSample1此冏题持）W的学蚤生（二至三固月），经GFA 埸同Site FAE到生走屋分析走^测言式情况，其中与蚤琨 功能测言式站使用的测言式治具舄” Function BOX” .然而Function Box内部有一片Power Board 谷P未做集邑名彖的防^（容易形成短路），同h寺与蚤琨Power Board 旁有可移勤的^渣。

如圜7所示）因此研判是^渣短路到Power board而形成^启攵雷源h寺走生瞬冏巽常雷摩费雷子元件（Super I/O） 的雷路擎穿婆致元件内部短路，（如下圜所示）#至模才疑房如登（费^球短路Power Board，即可模裂 相同的不良现象）由此案例可髭，失效分析工程自而单没有及H寺分析EOS要致元件失效，瘢商分析的H寺冏遗於撇辰金昔 遗了在第一H寺冏找到根本原因，经遗此经^来告言斥我仍失效分析工程自而必殖了解在第一H寺冏澄清 失效之雷子元件是否EOS所造成的重要性,及H寺正碓判新不必费有EOS冏题的雷子元件送瘢商分 析而•^失 寻找冏题根 本原因及解5夬冏题 之黄金H寺冏五. 雄，EOS可视舄雷子元件失效之■虢殿手，因此本文所介藉之EOS房如登流程是本公司失效分析工程自而 必殖盛格遵守的工作集己律而本箪位在遗去的一年中，也金十封各瘢尾/工瘢失效分析工程自而^施 遗相^之教育匐11^,但除了失效分析工程自而的碓^斡彳亍外，其主管之督婆舆要求^舄成功的片能建 因素此外由於新技祎亍的遥步舆专蚤展，本箪位费不新的更新相^之匐11^教材同H寺期盼所有失效分 析工程自而亦能回^意髭或方法，使本公司之失效分析工作能越做越好，遥而提升公司整髓凝争 力！。