好文档就是一把金锄头!
欢迎来到金锄头文库![会员中心]
电子文档交易市场
安卓APP | ios版本
电子文档交易市场
安卓APP | ios版本

DDR各种释意概述.docx

10页
  • 卖家[上传人]:ni****g
  • 文档编号:497431210
  • 上传时间:2023-12-19
  • 文档格式:DOCX
  • 文档大小:78.91KB
  • / 10 举报 版权申诉 马上下载
  • 文本预览
  • 下载提示
  • 常见问题
    • ddrDDR内存DDR二Double Data Rate双倍速率同步动态随机存储器严格的说DDR应该叫DDR SDRAM,人们习惯称为 DDR,其中,SDRAM 是 Synchronous Dynamic Random Access Memory的缩写,即同步动态随机存取存储器而DDR SDRAM是Double Data Rate SDRAM的缩写,是双倍速率同步动态随机存储器的意思DDR内存是在SDRAM内 存基础上发展而来的,仍然沿用SDRAM生产体系,因此对于内存厂商而言,只需 对制造普通SDRAM的设备稍加改进,即可实现DDR内存的生产,可有效的降低成 本释意一:内存工作原理SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数 据传输;而DDR内存则是一个时钟周期内传输两次次数据,它能够在时钟 的上升期和下降期各传输一次数据,因此称为双倍速率同步 动态随机存储器DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率性能特点与SDRAM相比:DDR运用了更先进的同步电路,使指定地址、数据的输 送和输出主要步骤既独立执行,又保持与 CPU完全同步;DDR使用了DLL(Delay Locked Loop,延时锁定回路提供一个数据滤波信号)技术,当 数据有效时,存储控制器可使用这个数据滤波信号来精确定位数据,每 16次输出一次,并重新同步来自不同存储器模块的数据。

      DDR本质上不需要提 高时钟频率就能加倍提高SDRAM的速度,它允许在时钟脉冲的上升沿和下 降沿读出数据,因而其速度是标准 SDRAM的两倍从外形体积上DDR与SDRAM相比差别并不大,他们具有同样的尺寸和 同样的针脚距离但DDR为184针脚,比SDRAM多出了 16个针脚,主要包 含了新的控制、时钟、电源和接地等信号DDR内存采用的是支持2.5V电 压的SSTL2标准,而不是SDRAM使用的3.3V电压的LVTTL标准DDR内存频率DDR内存的频率可以用工作频率和等效频率两种方式表示,工作频率是 内存颗粒实际的工作频率,但是由于DDR内存可以在脉冲的上升和下降沿 都传输数据,因此传输数据的等效频率是工作频率的两倍什么是DDR1有时候大家将老的存储技术 DDR称为DDR1,使之与DDR2加以区 分尽管一般是使用 “DDR” ,但DDR1与DDR的含义相同DDR1规格DDR-200: DDR-SDRAM 记忆芯片在 100 MHz 下运行 DDR-266: DDR-SDRAM 记忆芯片在133 MHz下运行DDR-333: DDR-SDRAM 记忆芯片在166 MHz下 运行DDR-400: DDR-SDRAM 记忆芯片在200 MHz下运行(JEDEC制定的DDR 最高规格)DDR-500: DDR-SDRAM 记忆芯片在250 MHz下运行(非JEDEC 制定的DDR规格)DDR-600: DDR-SDRAM 记忆芯片在300 MHz下运行(非 JEDEC制定的DDR规格)DDR-700: DDR-SDRAM 记忆芯片在350 MHz下运行 (非JEDEC制定的DDR规格)[1]⑵[3]什么是DDR2DDR2是DDR SDRAM内存的第二代产品。

      它在 DDR内存技术的基础上 加以改进,从而其传输速度更快(可达 667MHZ ),耗电量更低,散热性 能更优良•DDR2(Double Data Rate 2) SDRAM 是由 JEDEC (电子设备工程联合 委员会)进行开发的新生代内存技术标准,它与上一代 DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升 /下降延同时进行数据传输 的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读取能力(即: 4bit数据预读取)换句话说,DDR2内存每个时钟能够以4倍外部总线的 速度读/写数据,并且能够以内部控制总线 4倍的速度运行DDR3与DDR2的比较DDR3与DDR2几个主要的不同之处:1. 突发长度(Burst Leng th, BL)由于DDR3的预取为8bit,所以突发传输周期(Burst Leng th, BL )也 固定为8,而对于DDR2和早期的DDR架构系统,BL=4也是常用的,DDR3为 此增加了一个4bit Burst Chop (突发突变)模式,即由一个 BL=4的读取 操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可 通过A12地址线来控制这一突发模式。

      而且需要指出的是,任何突发中断 操作都将在DDR3内存中予以禁止,且不予支持,取而代之的是更灵活的突 发传输控制(如4bit顺序突发)2. 寻址时序(Timing)就像DDR2从DDR转变而来后延迟周期数增加一样,DDR3的CL周期也 将比DDR2有所提高DDR2的CL范围一般在2〜5之间,而DDR3则在5〜 11之间,且附加延迟(AL)的设计也有所变化DDR2时AL的范围是0〜4, 而DDR3时AL有三种选项,分别是0、CL-1和CL-2另外,DDR3还新增加了一个时序参数——写入延迟(CWD ),这一参 数将根据具体的工作频率而定DDR2内存的频率其中DDR2的频率对照表如右图所示3. DDR3新增的重置(Reset )功能重置是DDR3新增的一项重要功能,并为此专门准备了一个引脚 DRAM 业界很早以前就要求增加这一功能,如今终于在 DDR3上实现了这一引脚 将使DDR3的初始化处理变得简单当Reset命令有效时,DDR3内存将停止 所有操作,并切换至最少量活动状态,以节约电力在Reset期间,DDR3内存将关闭内在的大部分功能,所有数据接收与 发送器都将关闭,所有内部的程序装置将复位, DLL (延迟锁相环路)与 时钟电路将停止工作,而且不理睬数据总线上的任何动静。

      这样一来,将使 DDR3达到最节省电力的目的4. DDR3新增ZQ校准功能ZQ也是一个新增的脚,在这个引脚上接有一个 240欧姆的低公差参考 电阻这个引脚通过一个命令集,通过片上校准引擎(On-Die Calibration Engine,ODCE )来自动校验数据输出驱动器导通电阻与 ODT的终结电阻值 当系统发出这一指令后,将用相应的时钟周期(在加电与初始化之后用 512 个时钟周期,在退出自刷新操作后用 256个时钟周期、在其他情况下用64 个时钟周期)对导通电阻和ODT电阻进行重新校准参考电压分成两个在DDR3系统中,对于内存系统工作非常重要的参考电压信号 VREF将分为两个信号,即为命令与地址信号服务的 VREFCA和为数据总线服务的VREFDQ,这将有效地提高系统数据总线的信噪等级点对点连接(Point-to-Point , P2P)这是为了提高系统性能而进行的重要改动,也是 DDR3与DDR2的一个关键区别在DDR3系统中,一个内存控制器只与一个内存通道打交道,而 且这个内存通道只能有一个插槽,因此,内存控制器与 DDR3内存模组之间是点对点(P2P )的关系(单物理Bank的模组),或者是点对双点(Point-to-two-Point , P22P)的关系(双物理Bank的模组),从而大大 地减轻了地址/命令/控制与数据总线的负载。

      而在内存模组方面,与 DDR2的类别相类似,也有标准 DIMM (台式PC)、SO-DIMM/Micro-DIMM (笔记本 电脑)、FB-DIMM 2 (服务器)之分,其中第二代 FB-DIMM将采用规格更高 的AMB2 (高级内存缓冲器)面向64位构架的DDR3显然在频率和速度上拥有更多的优势,此外, 由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能,在 功耗方面DDR3也要出色得多,因此,它可能首先受到移动设备的欢迎,就 像最先迎接DDR2内存的不是台式机而是服务器一样在 CPU外频提升最迅速的PC台式机领域,DDR3未来也是一片光明目前In tel预计在明年第二 季所推出的新芯片-熊湖(Bear Lake),其将支持DDR3规格,而AMD也预计 同时在K9平台上支持DDR2及DDR3两种规格DDR4据介绍美国JEDEC将会在不久之后启动DDR4内存峰会,而这也标志着 DDR4标准制定工作的展开一般认为这样的会议召开之后新产品将会在 3年左右的时间内上市,而这也意味着我们将可能在 2011年的时候使用上DDR4内存,最快也有可能会提前到2010年JEDEC表示在7月份于美国召开的存储器大会MEMCON07SanJose上时就 考虑过DDR4内存要尽可能得继承DDR3内存的规格。

      使用 Single-endedSignaling( 传统SE信号)信号方式则表示64-bit存储模块 技术将会得到继承不过据说在召开此次的 DDR4峰会时,DDR4内存不仅仅只有Single-endedSignaling方式,大会同时也推出了基于微分信号存 储器标准的DDR4内存DDR4规格因此DDR4内存将会拥有两种规格其中使用 Single-endedSignaling信号的DDR4内存其传输速率已经被确认为1.6〜3.2Gbps,而基于差分信号 技术的DDR4内存其传输速率则将可以达到 6.4Gbps由于通过一个DRAM实 现两种接口基本上是不可能的,因此 DDR4内存将会同时存在基于传统SE 信号和微分信号的两种规格产品根据多位半导体业界相关人员的介绍,DDR4内存将会是 Single-endedSignaling( 传统 SE 信号)方式 DifferentialSignaling( 差 分信号技术)方式并存其中AMD公司的PhilHester先生也对此表示了确 认预计这两个标准将会推出不同的芯片产品,因此在 DDR4内存时代我们 将会看到两个互不兼容的内存产品DDR5新一代的显存会有较低的能量消耗量,且数据传输为每秒 6 Gbps直至目前为止,我们只看到极少数的绘图卡使用 gddr4显存,但三星已发布下一代的gddr5记忆体,并声称它的样本已经发向了主要的图形处 理器公司。

      当然,三星并不是第一家提供gddr5的样品的公司海力士 Hynix和 奇梦达双方也宣布了类似的零件,但三星的记忆已经进了一步提供了 数据传输速率6gb/sec,超过标准5gb/sec因此,三星大胆声称它的产品为 “世界上速度最快的记忆体”并且说,它的产品“能够传输移动影像及相 关数据,在24千兆字节每秒除了增加带宽,gddr5记忆体也比较低功耗,三星公司声称其记忆体 运作,只是1.5v三星是目前采样 512MB的gddr5芯片(16 MB X 32 ) , mueez 迪恩,三星绘图记忆体的市场营销主管,他说:“该记忆体将使种图形硬体 的表现将推动软件开发商提供了一个新台阶眼膨化游戏不过,我们可能 要等待一段时间,gddr5成为普遍”三星公司估计,该记忆体将成为在 顶级产品细分市场中的的标准释^意—:阳6^舞羽L简介DDR是单词Dance Dacne Revolution的缩写,中文意为热舞革命日 本柯纳米公司首创的跳舞机,国内很多大型的电玩店中都能看到它 的影子游戏要求配合电子舞曲跳出完美的舞步,所用音乐大都是耳熟能详的 热门歌曲DDR满足了年轻人强烈的表现欲,而跳舞本来一直是年轻人热衷的休闲 活动,将这两大因素结合在一起的结果 就是 一发不可收拾°DDR大有将游戏机中心变为迪斯科之势,一改往日以手为主的传统玩法,整个过 程都是用脚来完成,力求在游戏机这个狭小的空间里,体会到和在迪斯科 里跳舞一样的感觉。

      起源与发展•跳舞机于。

      点击阅读更多内容
      关于金锄头网 - 版权申诉 - 免责声明 - 诚邀英才 - 联系我们
      手机版 | 川公网安备 51140202000112号 | 经营许可证(蜀ICP备13022795号)
      ©2008-2016 by Sichuan Goldhoe Inc. All Rights Reserved.