常用时序逻辑电路及其应用.ppt

第第10章章 常用时序逻辑电路及其应用常用时序逻辑电路及其应用     2 ．集成计数器和移位寄存器的应用．集成计数器和移位寄存器的应用 教学基本要求教学基本要求:1 ．计数器、寄存器的功能及类型；．计数器、寄存器的功能及类型；10.1 寄存器寄存器寄存器寄存器寄存器寄存器   数码寄存器数码寄存器数码寄存器数码寄存器 移位寄存器移位寄存器移位寄存器移位寄存器 10.1.1 数码寄存器数码寄存器图图图图10-1  10-1  四位数码寄存器四位数码寄存器四位数码寄存器四位数码寄存器10.1.2 移位寄存器移位寄存器 单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器   双向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器   移位寄存器移位寄存器移位寄存器移位寄存器10.1.2.110.1.2.1单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器图图图图10-2 10-2 由由由由D D触发器组成的四位右移寄存器触发器组成的四位右移寄存器触发器组成的四位右移寄存器触发器组成的四位右移寄存器图图图图10-3 10-3 四位左移寄存器四位左移寄存器四位左移寄存器四位左移寄存器10.1.2.210.1.2.2集成双向移位寄存器集成双向移位寄存器集成双向移位寄存器集成双向移位寄存器74LS19474LS194图图图图10-4 10-4 集成双向移位寄存器集成双向移位寄存器集成双向移位寄存器集成双向移位寄存器74LS19474LS194同步同步按数值增按数值增减趋势减趋势加计数器加计数器 Up Counter减计数器减计数器 Down Counter可逆计数器可逆计数器 Up/Down Counter按按FF状态状态更新时刻更新时刻异步异步--所有所有FF的状态同时更新，共用一个的状态同时更新，共用一个CP--所有所有FF的状态不同时更新，不共用一个的状态不同时更新，不共用一个CP按状态变量使按状态变量使用的编码用的编码二二进制计数器进制计数器 Binary二二-十十进制计数器进制计数器 BCDN进制计数器进制计数器 Another•计数器的分类计数器的分类10.2 计数器计数器10.2.1  二进制计数器二进制计数器 10.2.1.1 10.2.1.1 同步二进制计数器同步二进制计数器同步二进制计数器同步二进制计数器1 1．电路组成．电路组成．电路组成．电路组成   图图图图10-5 10-5 三个三个三个三个JKJK触发器组成的同步二进制加法计数器触发器组成的同步二进制加法计数器触发器组成的同步二进制加法计数器触发器组成的同步二进制加法计数器2 2．工作原理．工作原理．工作原理．工作原理 各位各位各位各位JKJK触发器的触发器的触发器的触发器的J J、、、、K K端的逻辑表达式为端的逻辑表达式为端的逻辑表达式为端的逻辑表达式为 图图图图10-6   10-6   时序图时序图时序图时序图图图图图 10-7  3 10-7  3位二进制加法计数器的状态转换图位二进制加法计数器的状态转换图位二进制加法计数器的状态转换图位二进制加法计数器的状态转换图10.2.1.2  10.2.1.2  异步二进制计数器异步二进制计数器异步二进制计数器异步二进制计数器10-8 10-8 三位异步二进制加法计数器三位异步二进制加法计数器三位异步二进制加法计数器三位异步二进制加法计数器各位各位各位各位JKJK触发器的触发器的触发器的触发器的J J、、、、K K端的输入为：端的输入为：端的输入为：端的输入为：   J0=K0=1      J1=K1=1      J2=K2=1J0=K0=1      J1=K1=1      J2=K2=1图图图图10-9  10-9  工作波形图工作波形图工作波形图工作波形图10-10   10-10   三位异步二进制减法计数器三位异步二进制减法计数器三位异步二进制减法计数器三位异步二进制减法计数器10.2.1.3  10.2.1.3  集成二进制计数器集成二进制计数器集成二进制计数器集成二进制计数器图图图图10-1110-11 a) 161a) 161的逻辑电路图的逻辑电路图的逻辑电路图的逻辑电路图 图图图图10-11  7416110-11  74161的引脚图和符号的引脚图和符号的引脚图和符号的引脚图和符号b) b) 引脚图引脚图引脚图引脚图      c)      c)符号符号符号符号10.2.2  同步十进制计数器同步十进制计数器10.2.2.1 10.2.2.1 同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器图图图图10-12     8421BCD10-12     8421BCD同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器图图图图10-1310-13十进制加法计数器的有效状态图和工作波形十进制加法计数器的有效状态图和工作波形十进制加法计数器的有效状态图和工作波形十进制加法计数器的有效状态图和工作波形10.2.2.2   10.2.2.2   集成十进制计数器集成十进制计数器集成十进制计数器集成十进制计数器图图图图10-14 10-14 集成同步十进制计数器集成同步十进制计数器集成同步十进制计数器集成同步十进制计数器74LS16074LS16010.2.3  利用集成计数器构成利用集成计数器构成N进制计数器进制计数器在实际应用中，如果要设计各种进制的计数器，在实际应用中，如果要设计各种进制的计数器，在实际应用中，如果要设计各种进制的计数器，在实际应用中，如果要设计各种进制的计数器，可以直接选用集成计数器，外加适当的电路连可以直接选用集成计数器，外加适当的电路连可以直接选用集成计数器，外加适当的电路连可以直接选用集成计数器，外加适当的电路连接而成。

接而成 10.2.3.1  10.2.3.1  集成计数器容量的扩展集成计数器容量的扩展集成计数器容量的扩展集成计数器容量的扩展N < M 的情况的情况 ：：已有的集成计数器是已有的集成计数器是M 进制，需组成的进制，需组成的是是N 进制计数器进制计数器 ,一片即可一片即可.N >M 的情况：的情况：采用多片采用多片采用多片采用多片MM进制计数器构成进制计数器构成进制计数器构成进制计数器构成图图图图10-15  10-15  集成计数器的级连集成计数器的级连集成计数器的级连集成计数器的级连图图图图10-1510-15所示是把两片所示是把两片所示是把两片所示是把两片7416174161级联起来构成的级联起来构成的级联起来构成的级联起来构成的256256进制同步加法计数器进制同步加法计数器进制同步加法计数器进制同步加法计数器   10.2.3.210.2.3.2用反馈清零法获得任意进制计数器用反馈清零法获得任意进制计数器用反馈清零法获得任意进制计数器用反馈清零法获得任意进制计数器图图图图10-1610-16所示的九进制计数器所示的九进制计数器所示的九进制计数器所示的九进制计数器, ,就是借助就是借助就是借助就是借助7416174161的异步清的异步清的异步清的异步清零功能实现的。

零功能实现的零功能实现的零功能实现的   图图图图10-1710-17所示电路是该九进制计数器的主循环状态图所示电路是该九进制计数器的主循环状态图所示电路是该九进制计数器的主循环状态图所示电路是该九进制计数器的主循环状态图教学基本要求教学基本要求:1．触发器的结构类型和功能分类及．触发器的结构类型和功能分类及触发器功能间的相互转换；触发器功能间的相互转换；2 ．时序逻辑电路的特点及功能表示．时序逻辑电路的特点及功能表示方法；方法；3．时序逻辑电路的分析方法和设计．时序逻辑电路的分析方法和设计方法方法.9.1  触发器触发器 特点：特点：特点：特点： 1. 1. 有有有有两个稳定状态两个稳定状态两个稳定状态两个稳定状态“0”态态态态和和“1”态态；； 2. 能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成“0”“0”或或或或“1”“1”态态态态；； 3. 3. 输入信号消失后，被置成的输入信号消失后，被置成的输入信号消失后，被置成的输入信号消失后，被置成的“0”或或“1”态能保存态能保存态能保存态能保存下来，即具有记忆功能。

下来，即具有记忆功能下来，即具有记忆功能下来，即具有记忆功能触发器触发器触发器触发器是一种具有记忆功能是一种具有记忆功能是一种具有记忆功能是一种具有记忆功能的逻辑单元电路，它能的逻辑单元电路，它能的逻辑单元电路，它能的逻辑单元电路，它能储存一位二进制码储存一位二进制码储存一位二进制码储存一位二进制码, ,是构成时序电路的基本逻辑单元是构成时序电路的基本逻辑单元是构成时序电路的基本逻辑单元是构成时序电路的基本逻辑单元9.1.1 RS触发器触发器9.1.1.1 9.1.1.1 基本基本基本基本RSRS触发器触发器触发器触发器图图9-1  基本基本RS触发器触发器a)  逻辑图逻辑图     b）） 逻辑符号逻辑符号表表表表9-1 9-1 基本基本基本基本RSRS触发器的状态表触发器的状态表触发器的状态表触发器的状态表SDRDQ10001111不不变00不不允允许从上述可知：基本从上述可知：基本从上述可知：基本从上述可知：基本RSRS触发器有两个稳定状态触发器有两个稳定状态触发器有两个稳定状态触发器有两个稳定状态——置位状态和置位状态和置位状态和置位状态和复位状态，并具有接收输入信号以及存储或记忆的功能，其复位状态，并具有接收输入信号以及存储或记忆的功能，其复位状态，并具有接收输入信号以及存储或记忆的功能，其复位状态，并具有接收输入信号以及存储或记忆的功能，其状态表见表状态表见表状态表见表状态表见表9-19-1。

   9.1.1.2 9.1.1.2 可控可控可控可控RSRS触发器触发器触发器触发器图图9-2  可控可控RS触发器触发器a）） 逻辑图逻辑图   b）） 图形符号图形符号触发器的输出状态与触发器的输出状态与触发器的输出状态与触发器的输出状态与R R、、、、S S端输入状态的关系列在表端输入状态的关系列在表端输入状态的关系列在表端输入状态的关系列在表9-29-2中                 表表表表9-2 9-2 可控可控可控可控RSRS触发器的状态表触发器的状态表触发器的状态表触发器的状态表S RS Rn+1n+10 00 0n n0 10 10 01 01 01 11 11 1不允不允不允不允许许9.1.2 JK触发器和触发器和D触发器触发器9.1.2.1 JK9.1.2.1 JK触发器触发器触发器触发器图图9-3  主从型主从型JK触发触发a）） 逻辑图逻辑图      b）） 逻辑符号逻辑符号反映反映反映反映JKJK触触触触发发器的器的器的器的和和和和、、J、、K之之间的的逻辑关系的关系的状态表，如表状态表，如表9-3所示。

所示 表表表表9-3 JK9-3 JK触发器的状态表触发器的状态表触发器的状态表触发器的状态表J K QnQn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001110JKJK触发器的特性方程为触发器的特性方程为触发器的特性方程为触发器的特性方程为 Qn+1 = J + CP下降沿到来后有效下降沿到来后有效 9.1.2.2 D9.1.2.2 D触发器触发器触发器触发器图图图图9-4  D9-4  D触发器的逻辑符号触发器的逻辑符号触发器的逻辑符号触发器的逻辑符号表表表表9-4 D9-4 D触发器的状态表触发器的状态表触发器的状态表触发器的状态表D Dn+1n+10 01 10 01 1D D触发器的特性方程为触发器的特性方程为触发器的特性方程为触发器的特性方程为    = CP CP上升沿到来后有效上升沿到来后有效上升沿到来后有效上升沿到来后有效 9.1.3 触发器功能间的相互转换触发器功能间的相互转换图图图图9-5  9-5  转换示意图转换示意图转换示意图转换示意图转换的方法有多种，常用的一种方法为公式法转换的方法有多种，常用的一种方法为公式法转换的方法有多种，常用的一种方法为公式法转换的方法有多种，常用的一种方法为公式法   9.1.3.1 9.1.3.1 将将将将JKJK触发器转换为触发器转换为触发器转换为触发器转换为D D触发器触发器触发器触发器JKJK触发器的特性方程为触发器的特性方程为触发器的特性方程为触发器的特性方程为   图图图图9-6  JK9-6  JK触发器转换成触发器转换成触发器转换成触发器转换成D D触发器的逻辑图触发器的逻辑图触发器的逻辑图触发器的逻辑图= J= J + + 与与与与JKJK触发器的特性方程联立求解，得触发器的特性方程联立求解，得触发器的特性方程联立求解，得触发器的特性方程联立求解，得待求的待求的待求的待求的D D触发器的特性方程为触发器的特性方程为触发器的特性方程为触发器的特性方程为    = D9.1.3.2 D9.1.3.2 D触发器转换为触发器转换为触发器转换为触发器转换为JKJK触发器触发器触发器触发器D D触发器的特性方程触发器的特性方程触发器的特性方程触发器的特性方程待求的待求的待求的待求的JKJK触发器的特性方程触发器的特性方程触发器的特性方程触发器的特性方程比较两特性方程得转换的逻辑图如图比较两特性方程得转换的逻辑图如图比较两特性方程得转换的逻辑图如图比较两特性方程得转换的逻辑图如图9-79-7所示。

所示图图图图9-7  D9-7  D触发器转换为触发器转换为触发器转换为触发器转换为JKJK触发器的逻辑图触发器的逻辑图触发器的逻辑图触发器的逻辑图9.1.3.3 JK9.1.3.3 JK触发器转换为触发器转换为触发器转换为触发器转换为T T触发器触发器触发器触发器图图图图9-8  JK9-8  JK触发器转换为触发器转换为触发器转换为触发器转换为T T触发器的逻辑图触发器的逻辑图触发器的逻辑图触发器的逻辑图   9.2 时序逻辑电路的分析方法时序逻辑电路的分析方法9.2.1 时序逻辑电路的特点及其分类时序逻辑电路的特点及其分类(1)(1)从功能上看，它的输出不仅与当时的输入有关，还与从功能上看，它的输出不仅与当时的输入有关，还与从功能上看，它的输出不仅与当时的输入有关，还与从功能上看，它的输出不仅与当时的输入有关，还与当时电路的状态（也就是过去的输入）有关；当时电路的状态（也就是过去的输入）有关；当时电路的状态（也就是过去的输入）有关；当时电路的状态（也就是过去的输入）有关；   (2)(2)从组成结构上看，一定存有记忆元件，也就是含有触发器从组成结构上看，一定存有记忆元件，也就是含有触发器。

从组成结构上看，一定存有记忆元件，也就是含有触发器从组成结构上看，一定存有记忆元件，也就是含有触发器时序电路时序电路时序逻辑电路的特点时序逻辑电路的特点时序逻辑电路的特点时序逻辑电路的特点时序逻辑电路的分类时序逻辑电路的分类时序逻辑电路的分类时序逻辑电路的分类同步：同步： 存储电路里所有触发器有一个统一的时钟源存储电路里所有触发器有一个统一的时钟源异步：异步： 没有统一的时钟脉冲没有统一的时钟脉冲9.2.2 同步时序逻辑电路分析的基本步骤同步时序逻辑电路分析的基本步骤(1)(1)写出有关方程写出有关方程写出有关方程写出有关方程(2)(2)求电路的状态方程求电路的状态方程求电路的状态方程求电路的状态方程   （（（（3 3）进行计算，列出状态转换表）进行计算，列出状态转换表）进行计算，列出状态转换表）进行计算，列出状态转换表（（（（4 4）根据状态表画出状态转换图或时序图）根据状态表画出状态转换图或时序图）根据状态表画出状态转换图或时序图）根据状态表画出状态转换图或时序图（（（（5 5）根据状态图分析电路的功能）根据状态图分析电路的功能）根据状态图分析电路的功能）根据状态图分析电路的功能9.2.3 同步时序逻辑电路的分析示例同步时序逻辑电路的分析示例 例例例例9-19-1   试分析图试分析图试分析图试分析图9-99-9所示的时序逻辑电路。

所示的时序逻辑电路所示的时序逻辑电路所示的时序逻辑电路   解解解解:  :  分析过程如下分析过程如下分析过程如下分析过程如下①①①①   由逻辑图写出驱动方程和输出方程由逻辑图写出驱动方程和输出方程由逻辑图写出驱动方程和输出方程由逻辑图写出驱动方程和输出方程 ②②②②   求状态方程求状态方程求状态方程求状态方程③③③③   进行计算，列状态表进行计算，列状态表进行计算，列状态表进行计算，列状态表表表表表9-5 9-5 例例例例9-19-1的状的状的状的状态转换态转换表表表表 Z Z 0 0 0 0 0 0 0 0 1 0 0 10 0 0 0 1 0 0 1 0 1 1 0 1 10 0 0 1 0 0 1 0 1 1 0 1 1 00 0 0 1 1 0 1 1 0 1 0 0 1 00 0 1 0 0 1 0 0 0 0 1 0 0 10 0 1 0 1 1 0 1 0 0 0 0 0 01 1 1 1 0 1 1 0 1 0 1 1 0 10 0 1 1 1 1 1 1 1 0 0 1 0 01 1④④④④ 由状由状由状由状态态表画状表画状表画状表画状态图态图⑤⑤⑤⑤   根据状态图分析电路功能根据状态图分析电路功能根据状态图分析电路功能根据状态图分析电路功能Z Z可以理解为是该六进制计数器的进位输出，每可以理解为是该六进制计数器的进位输出，每可以理解为是该六进制计数器的进位输出，每可以理解为是该六进制计数器的进位输出，每6 6个个个个CPCP进位一次，实现了进位一次，实现了进位一次，实现了进位一次，实现了“ “逢六进一逢六进一逢六进一逢六进一” ” ⑥⑥⑥⑥   根据状态图画出时序图（波形图）根据状态图画出时序图（波形图）根据状态图画出时序图（波形图）根据状态图画出时序图（波形图） 图图图图9-11  9-11  例例例例9-19-1的时序图的时序图的时序图的时序图。