第二章VLSI知识点.docx

性—-弟二章1,从结构上看，多晶硅栅一一二氧化硅介质一一参杂衬底您构成了一个典型的平板电容器， 平板电容器的电荷作用方式正是mos晶体管工作的基础2当电子积累达到一定的水平是，表面处的半导体中多数载流子变成了电子，即相对于原来 的p型半导体，表面处具有了 n型半导体的导电性质，这种情况称为表面反型当nmos晶 体管表面达到强反型时所对应的Vgs值称为nmos晶体管的阈值电压Vtn3引起饱和区输出电流变化的效应，被称为沟道长度调制效应衡量沟道长度调制的大小可 以用厄莱电压Va表示，他反映了饱和区输出电流曲线上翘的程度4对mos晶体管的阈值电压值产生影响的因素：1） 衬底参杂度2） 栅材料与栅衬底的功函数差的数值3） 作为介质的二氧化硅（栅氧化层）中的电荷数量以及电荷的性质4） 栅氧化层厚度据定了单位面积栅电容的大小要在衬底上表面产生反型层，必须是加能够将表面耗尽并且兴城衬底少数载流子积累的栅源 电压，这个电压的大小与衬底的掺杂浓度有直接的关系5萨氏方程O IIds = K^2(Vgs-Vt^Vds-V^//豚=0 Q七£ - *胪^DS ＜咯-*小非饱和区饱和区截止区Cif—Kn撇为nmos管的本证导电因子Tox称为栅氧化层的厚度W/L称为器件的宽长比Mos器件的平方律转移特性6跨导Gm是衡量mos器件的栅源电压对漏源电流控制能力的参数 公式：p277电流电压特性遵循饱和区的萨氏方程一p278MOS器件的直流导通电阻NMOS晶体管在非饱和区和饱和区的直流导通电阻公式：t' 't'非饱和区尺* =户=：^ ―V )v饱和区%瓮险垢,点D □ C电阻比=宽长比之倒比性区:，即当Vds很小时，上式可近似表示为：p288MOS器件的交流电阻公式书P289直流电阻与交流电阻的区别：直流电阻是工作点Qi处的直流电压与直流电流的比值，而交流电阻的工作点Qi处切线的余 切值。

除了线性区，器件的直流电阻都小于交流电阻性区的Q1处，其直流电阻与交 流电阻重合，即大小相等10MOS器件的最高工作频率: 最高工作频率公式：p29最高工作频率与MOS器件的沟道长度的平方成反比，减小沟道长度L可有效地提高工作频 率12在栅上电荷没有改变的情况下，耗尽层电荷的增加，必然导致沟道中可动电荷的减少， 从而导致导电水平的下降13在工程设计中，衬底偏执效应对阈值电压的影响可用下面的近似公式计算：p3014对处于动态工作的器件而言，当衬底接一固定电位时，衬偏电压将随着源节点电位的变 化而变化，产生对器件沟道电流的调制，这成为背栅调制，公式p30CMOS倒相器设计 15大多数厄逻辑门电路均可通过等效倒相器进行基本设计16上升时间和下降时间公式：t =Tr=TNa — 0.1+Parcth 1—I 1 -a ) 2 p_r_ 1—aPa — 0.1r—rt+N(arcth 1—"1—a ) ' N '1—aN0.1其中C C7p = Ki^~, T N = K^v~P dd N dd0.1 v a p v 0.90.1 van v0.9V a = tp , p V ddVa = tnN Vdd17 通常在设计倒相器时，要求输出波形对称，也就是上升时间=下降时间，因为是在同一工艺条件下加工，所有MOS管的栅氧化层的厚度相同，如果NMOS和PMOS的阈值电压数值相等，则要求■ ■ J J'妲正=4（阿办得到如下结论上此可以得到一个在这种条件下的简便计算方法：只要计算上升时间（下降时间），并由此计 算得到PMOS（NMOS）管的宽长比，将此值除（乘）迁移率比就是NMOS管（PMOS）管的宽长比。

18 p 32下面 Ml M2公式19异或门^Z = A-B异或门的符号，逻辑，电路图20异或非门的符号，逻辑结构和相应电路21传输门对MOS管，电流从漏流向源，对PMOS管，电流从源流向漏因此当NMOS传输高电平的 时候，传输输入端是漏极，传输低电平的时候，传输输入端是源极（吸收电流）；对于PMOS 管，传输高电平的时候，传输输入端是源极，传输低电平的时候，传输输入端是漏极（吸收 电流）为防止发生pn结的正偏置，NMOS的p型衬底接地，PMOS的n型衬底接Vdd 22NMOS传输门电路图：p3723CMOS传输门如果将NMOS和PMOS并联，则必然可以解决阈值电压损耗的问题，这个 并联结构就是CMOS传输门，或称为CMOS传输对电路图p381. 四类主要工艺技术：图形转移，掺杂，热处理，材料沉积2. 两个重要参数：掺杂的区域，掺杂类型和浓度3. 制版是图形发生器完成图形的缩小和重复，图形发生器4. 淹膜版过程：初缩，分步重复5. 图形转换：光刻与刻蚀6. 正胶：感光区域可溶 负胶：感光区域不可溶7. 刻蚀：将光刻胶膜上的图形再转移到硅片上的技术干法刻蚀，湿法刻蚀8. 掺杂：热扩散法掺杂，离子注入法掺杂9. 热扩散步骤：预淀积，再分布10. 离子注入掺杂：离子注入和退火再分布离子注入优点：掺杂浓度控制精确，位置准确11. 气相沉积技术：物理气相沉积PVD,化学汽相淀积CVD12. PVD两种工艺：蒸镀法和溅镀法13. 外延：用于沉积单品硅的CVD技术14. CMOS工艺简化流程：（1）初始氧化（2）一次光刻和N阱掺杂（3）去除表面氧化层（4） 底氧生长（5）沉积氮化硅和有源区光刻（6）场氧化（7）去除氧化硅和底氧层，进行栅氧 化（8）沉积多晶硅并光刻，刻蚀多晶硅图形（9）离子注入形成PMOS和NMOS的源漏区 和接触区（10）低温沉积掺磷二氧化硅（11）光刻引线并回流（12）沉积金属层并完成金属 引线的光刻与刻蚀15. 为防止CMOS结构中的可控硅效应，衬底电引出又是十分重要的。

16. 栅电容等于Cox*W*L，寄生电阻大致等于Rs*（W/L）17. 适当的版图设计可以有效地降低寄生电阻18. 两个重要问题（版图设计）：（1）中间连接栅的多晶硅引线串联电阻（2）天线效应（采用 反应离子刻蚀多晶硅的过程中，多晶硅感知反应腔内的高电场并积累电荷的情况）19. 设计多晶硅小电阻：四个电阻并联实现高精度的小电阻，这时每个电阻值等于4Rt+2Rj， 并联后（4Rt+2Rj） /4，实际得到的电阻阻值为Rt+Rj/2，误差减小到原来的1/4P5420. 比例电阻和比例电容的版图结构：采用矩阵连接结构以减小比例误差比例电阻：通过多个电阻串联构成大电阻比例电容：采用小电容并联实现，选择单位电容21. 设计伪原件目的，使内部与边缘器件具有相同的周边环境22. 误差解决：两个叉指的差分对管版图设计减小工艺误差：（1）减小工艺误差的技术手段（2）同心布局结构23. 物理效应对器件特性的影响：作用和寄生24. 两个主要的二级调制效应：衬底偏置效应和沟道长度调制效应对模电影响较大，数电 忽略25. 应变硅：受到应力的硅原理：将硅的晶格拉伸，迫使硅原子的间距加大，可减小电子 通行电子通行所受到的阻碍，使沿拉伸方向运动的电子迁移率提升。

26.SOI技术：制造微电子器件，通常为硅-二氧化硅-硅叠层结构优点：采用介质隔离，彻 底消除了体硅CMOS电路中的寄生可控硅效应；寄生电容小，集成密度高，速度快，工艺简 单，短沟道效应小，适用于低压低功耗电路应用27.FIN结构：鳍式场效应晶体管。