半导体集成电路考试题目与参考答案（最全）.pdf

第一部分第一部分 考试试题考试试题第第 0 0 章章 绪论绪论1.1.什么叫半导体集成电路？什么叫半导体集成电路？2.2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.3.按照器件类型分，半导体集成电路分为哪几类？按照器件类型分，半导体集成电路分为哪几类？4.4.按电路功能或信号类型分，半导体集成电路分为哪几类按电路功能或信号类型分，半导体集成电路分为哪几类？5.5.什么是特征尺寸？它对集成电路工艺有何影响什么是特征尺寸？它对集成电路工艺有何影响？6.6.名词解释：集成度、名词解释：集成度、 wafer sizewafer size 、die sizedie size 、摩尔定律？、摩尔定律？第第 1 1 章章 集成电路的基本制造工艺集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？3.简单叙述一下 pn 结隔离的 NPN 晶体管的光刻步骤？4.4.简述硅栅简述硅栅p p 阱阱CMOSCMOS的光刻步骤？的光刻步骤？5.5.以以p p 阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS的有哪些不足？的有哪些不足？6.6.以以N N 阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS的有哪些优缺点？并请提出改进方法。

的有哪些优缺点？并请提出改进方法7. 请画出 NPN 晶体管的版图，并且标注各层掺杂区域类型8.8.请画出请画出CMOSCMOS反相器的版图，并标注各层掺杂类型和输入输出端子反相器的版图，并标注各层掺杂类型和输入输出端子第第 2 2 章章 集成电路中的晶体管及其寄生效应集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？2. 什么是集成双极晶体管的无源寄生效应？3. 什么是 MOS 晶体管的有源寄生效应？4. 什么是 MOS 晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决 MOS 器件的场区寄生 MOSFET 效应？7. 如何解决 MOS 器件中的寄生双极晶体管效应？第第 3 3 章章 集成电路中的无源元件集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS 集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些3. 为什么基区薄层电阻需要修正4. 为什么新的工艺中要用铜布线取代铝布线5. 运用基区扩散电阻，设计一个方块电阻200 欧，阻值为 1K 的电阻，已知耗散功率为20W/c ,该电阻上的压降为 5V,设计此电阻。

第第 4 4 章章 TTLTTL 电路电路1.名词解释电压传输特性电压传输特性开门开门/ /关门电平关门电平 逻辑摆幅逻辑摆幅 过渡区宽度过渡区宽度 输入短路电流输入短路电流输入漏电流输入漏电流静态功耗静态功耗 瞬态延迟时间瞬态延迟时间 瞬态存储时间瞬态存储时间 瞬态上升时间瞬态上升时间瞬态下降时间瞬态下降时间瞬时导通时间瞬时导通时间2. 分析四管标准 TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中， 那个管子会对瞬态特性影响最大， 并分析原因以及带来那些困难4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的四管和五管与非门对静态和动态有那些方面的改进5. 相对于五管与非门六管与非门的结构在那些部分作了改善， 分析改进部分是如何工作的6. 画出四管和六管单元与非门传输特性曲线并说明为什么有源泄放回路改善了传输特性的矩形性7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法8. 为什么 TTL 与非门不能直接并联？9. OC 门在结构上作了什么改进，它为什么不会出现TTL 与非门并联的问题。

第第 5 5 章章 MOSMOS 反相器反相器1.1. 请给出请给出NMOSNMOS晶体管的阈值电压公式，晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响并解释各项的物理含义及其对阈值大小的影响（即（即各项在不同情况下是提高阈值还是降低阈值）各项在不同情况下是提高阈值还是降低阈值）2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以 PMOS 晶体管为例解释什么是衬偏效应，并解释其对PMOS 晶体管阈值电压和漏源电流的影响5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么 MOS 晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.7.请画出晶体管的请画出晶体管的IDVDS特性曲线，特性曲线， 指出饱和区和非饱和区的工作条件及各自的电流方程指出饱和区和非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）（忽略沟道长度调制效应和短沟道效应）8.给出 E/R 反相器的电路结构， 分析其工作原理及传输特性， 并计算 VTC 曲线上的临界电压值。

9.9.考虑下面的反相器设计问题：给定考虑下面的反相器设计问题：给定 V VDDDD=5V=5V，K KN N=30uA/V=30uA/V2 2，V VT0T0=1V=1V设计一个设计一个V VOLOL=0.2V=0.2V的电阻负载反相器电路，的电阻负载反相器电路，并确定满足并确定满足V VOLOL条件时的晶体管的宽长比条件时的晶体管的宽长比 (W/L)(W/L)和负载电阻和负载电阻R RL L的阻值10.10.考虑一个电阻负载反相器电路：考虑一个电阻负载反相器电路： V VDDDD=5V=5V，K KN N=20uA/V=20uA/V2 2，V VT0T0=0.8V=0.8V，R RL L=200K=200K，W/L=2W/L=2计算计算 VTCVTC 曲线上的临界电压值（曲线上的临界电压值（ V VOLOL、V VOHOH、V VILIL、V VIHIH）及电路的噪声容限，并评价该直流反相）及电路的噪声容限，并评价该直流反相器的设计质量器的设计质量11.11.设计一个设计一个V VOLOL=0.6V=0.6V的电阻负载反相器，增强型驱动晶体管的电阻负载反相器，增强型驱动晶体管 V VT0T0=1V=1V， V VDDDD=5V=5V1 1）求）求V VILIL和和V VIHIH2 2）求噪声容限）求噪声容限V VNMLNML和和V VNMHNMH12.12.采用采用MOSFETMOSFET作为作为nMOSnMOS反相器的负载器件有哪些优点？反相器的负载器件有哪些优点？13.13.增强型负载增强型负载nMOSnMOS反相器有哪两种电路结构？简述其优缺点。

反相器有哪两种电路结构？简述其优缺点14.14.以饱和增强型负载反相器为例分析以饱和增强型负载反相器为例分析 E/EE/E反相器的工作原理及传输特性反相器的工作原理及传输特性1515试比较将试比较将nMOS E /EnMOS E /E反相器的负载管改为耗尽型反相器的负载管改为耗尽型 nMOSFETnMOSFET后，传输特性有哪些改善？后，传输特性有哪些改善？16.16.耗尽型负载耗尽型负载nMOSnMOS反相器相比于增强型负载反相器相比于增强型负载 nMOSnMOS反相器有哪些好处？反相器有哪些好处？1717有一有一nMOSnMOS E E /D/D反相器，若反相器，若V VTETE=2V=2V，V VTDTD=-2V=-2V，K KNENE/K/KNDND=25=25，V VDDDD=2V=2V，求此反相器的高、低输，求此反相器的高、低输出逻辑电平是多少？出逻辑电平是多少？18.18.什么是什么是CMOSCMOS电路？简述电路？简述CMOSCMOS反相器的工作原理及特点反相器的工作原理及特点19.19. 根据根据CMOSCMOS反相器的传输特性曲线计算反相器的传输特性曲线计算 V VILIL和和V VIHIH。

20.20. 求解求解CMOSCMOS反相器的逻辑阈值，并说明它与哪些因素有关？反相器的逻辑阈值，并说明它与哪些因素有关？21.21. 为什么的为什么的PMOSPMOS尺寸通常比尺寸通常比NMOSNMOS的尺寸大？的尺寸大？2222考虑一个具有如下参数的考虑一个具有如下参数的 CMOSCMOS反相器电路：反相器电路： V VDDDD=3.3V V=3.3V VTNTN=0.6V V=0.6V VTPTP=-0.7V K=-0.7V KN N =200uA/V =200uA/V2 2 K Kp p=80uA/V=80uA/V2 2计算电路的噪声容限计算电路的噪声容限23.23. 采用采用0.35um0.35um工艺的工艺的CMOSCMOS反相器，相关参数如下：反相器，相关参数如下： V VDDDD=3.3V=3.3VNMOSNMOS：V VTNTN=0.6V=0.6VN NC COXOX =60uA/V =60uA/V2 2 (W/L) (W/L)N N=8=8PMOSPMOS：V VTPTP=-0.7V=-0.7V p pC COXOX =25uA/V =25uA/V2 2 (W/L) (W/L)P P=12=12求电路的噪声容限及逻辑阈值。

求电路的噪声容限及逻辑阈值2424设计一个设计一个CMOSCMOS反相器，反相器，NMOSNMOS：V VTNTN=0.6V=0.6VN NC COXOX=60uA/V=60uA/V2 2PMOSPMOS：V VTPTP=-0.7V=-0.7V P PC COXOX=25uA/V=25uA/V2 2电源电压为电源电压为3.3V3.3V，L LN N=L=LP P=0.8um=0.8um1 1）求）求V VM M=1.4V=1.4V 时的时的W WN N/W/WP P2 2）此）此CMOSCMOS反相器制作工艺允许反相器制作工艺允许 V VTNTN、V VTPTP的值在标称值有正负的值在标称值有正负 15%15%的变化，假定其他参数仍的变化，假定其他参数仍为标称值，求为标称值，求V VM M的上下限的上下限2525举例说明什么是有比反相器和无比反相器举例说明什么是有比反相器和无比反相器2626以以CMOSCMOS反相器为例，说明什么是静态功耗和动态功耗反相器为例，说明什么是静态功耗和动态功耗2727在图中标注出上升时间在图中标注出上升时间t tr r、下降时间、下降时间t tf f、导通延迟时间、截止延迟时间，给出延迟时、导通延迟时间、截止延迟时间，给出延迟时间间t tpdpd的定义。

若希望的定义若希望t tr r=t=tf f，求，求W WN N/W/WP PVintVoutt第第 6 6 章章 CMOS CMOS 静态逻辑门静态逻辑门1.1. 画出画出F=AF=AB B 的的CMOSCMOS组合逻辑门电路组合逻辑门电路2.2. 用用CMOSCMOS组合逻辑实现全加器电路组合逻辑实现全加器电路3.3. 计算图示或非门的驱动能力计算图示或非门的驱动能力为保证最坏工作条件下，为保证最坏工作条件下， 各逻辑门的驱动能力与标准反相各逻辑门的驱动能力与标准反相器的特性相同，器的特性相同， N N 管与管与P P管的尺寸应如何选取？管的尺寸应如何选取？VDDABFAB4.4. 画出画出F=F=AB+CD的的CMOSCMOS组合逻辑门电路，并计算该复合逻辑门的驱动能力组合逻辑门电路，并计算该复合逻辑门的驱动能力5 5简述简述CMOSCMOS静态逻辑门功耗的构成静态逻辑门功耗的构成6.6. 降低电路的功耗有哪些方法？降低电路的功耗有哪些方法？7.7. 比较当比较当FO=1FO=1时，下列两种时，下列两种8 8 输入的输入的ANDAND门，那种组合逻辑速度更快？门，那种组。