第2节 随机读写存储器.ppt

5.2 随机读写存储器,5.2.1　静态MOS存储器,1.基本存储单元,图5.2 六管静态RAM存储电路,A点为高电平,B点为低电平,表示存1，否则存0当行选线为高电平时，T5、T6管导通；,此时可以对该单元进行读写当列选线为高电平时，T7、T8管导通；,2.SRAM的组成,,图5.3 静态RAM结构组成原理图,4K*1b,3.SRAM的读/写过程,,图5.4 静态RAM×2b结构原理图,4K*2b,(1)读出过程,①A0~A11加到RAM芯片的地址输入端,②发读控制信号(R/W=1)和片选信号.,(2)写入过程,①A0~A11加到RAM芯片的地址输入端,②将要写入的数据放在DB上.,③发写控制信号(R/W=0)和片选信号.,,,4.SRAM芯片举例,,图5.5 Intel 2114内部结构图,(1) Intel 2114存储器芯片,常用的SRAM芯片有 2114、 2142、6116和6264等1K*4b,写内存,读内存,(2) Intel 6264存储器芯片,,图5.7 Intel 6264内部结构,1K*8b,写内存,读内存,7根地址线,,5.SRAM与CPU的连接,(1) 位扩展法,,图5.9 位扩展法组成8KB RAM,存储器与CPU的连接，是通过三总线（地址、数据和控制线）完成的。

目前生产的存储器的芯片的容量是有限的，所以要进行扩充才能满足实际存储器容量、位数的要求2) 字扩展法（容量扩展）,,图5.10 字扩展法组成64KB RAM,(3) 字位同时扩展法,用256×4位的芯片组成1KB RAM的方框图,(4)静态随机存取存储器的连接举例,,图5.11 SRAM 2114与CPU的连接,Intel 2114存储器芯片的结构是1K*4b,图5.12 四管动态存储元,1. 四管动态存储元,5.2.2　动态MOS存储器,(1) 写入操作,写入时，I/O与I/O加相反的电平,(例如:写入1时,I/O=1,I/O=0)，字选择线的高电平打开T5和T6管,写入信息送至A、B端，将信息存储在T1和T2管的栅极电容上2) 读出操作,读出时，先给出预充信号，使T9和T10管导通，于是电源就向位线上的电容充电，当 T5和T6管导通时，存储的信息通过A和B端位线输出3) 再生(刷新)操作,只要定时给全部存储单元执行一遍读操作,而信息不向外输出,则可实现刷新.,,图5.13 单管动态存储元,图5.14 单管DRAM的存储矩阵,2. 单管动态存储元,写入时，字选择线为1, T1管导通,写入信息由位线(数据线)存入电容C中。

读出时，字选择线为1,存储在电容C上的电荷,通过T1输出到数据线上,放大即可需要有外部控制电路控制刷新过程字选线),刷新定时器,刷新地址计数器,控制逻辑电路,地址译码和行/ 列地址切换,读写和刷新的仲裁和切换,时序发生器,,,,,,,,,,,,,,,,,,,,,,,,刷新请求,刷新周期启动,,,地址总线,控制总线,读写地址,控制信号,刷新地址,RAS0~RASn,CAS0~CASn,WE,其它信号,3. DRAM的刷新和DRAM控制器,图5.15 DRAM 控制器的原理图,(1) 时序功能,DRAM控制器需要按固定时序提供行地址选通信号RAS,为此,用一个计数器产生刷新地址,同时用一个刷新定时器产生刷新请求信号.,(2) 地址处理功能,对来自地址总线的地址信号和刷新地址进行切换.,(3)仲裁功能,对读写请求和刷新请求进行仲裁,4. 动态随机存取存储器举例,,图5.16 414256内部结构,行,414256的存储容量是256K*4b,5. 高集成度DRAM,DRAM的集成度越来越高,存储器的容量越来越大微机系统内存的形式:,通常把若干个高集成度DRAM芯片焊接在一小块电路板上,形成一个内存条,用户只需把内存条插到系统板上提供的内存条插座即可使用。