MosFET开关电源EMI优化.docx

MosFET开关电源EMI优化讲解前言电磁兼容是产品认证的重要环节产品市场发布之前，产品需要做电磁测试，这样EMI设计属于硬件设计的最后阶段优化EMI性能第一步就是寻找功率MOSFET1. MosFET 基础知识MOSFET全称 Metal-Oxide-Semiconductor Field-Effect Transistor金属氧化物半导体场效应晶体管MOSFET的三个极栅极（Gate——G,也叫门极）源极（Source S）漏极（Drain D）MOSFET符号识别G极，最好认，独立占用一侧S极，不论是p沟道还是N沟道，两根线相交的就是；D极，不论是p沟道还是N沟道，是单独引线的那边GS D极实物辨别：•判断栅极G，万用表测试：与另外2个极的电阻均呈无限大，并且交换表笔后仍为无限大，则此脚为G极，因为它和另外两 个管脚是绝缘的•判断源极S、漏极D 交换表笔测两次电阻，其中电阻值较低（一般为几千欧至十几千欧）的一次为正向电阻，此时黑 表笔的是S极，红表笔接D极2. 基于 SuperJunction-MOSFET 的 EMI 分析说明：以下EMI分析是基于Super Junction-MOSFET。

如果是其它类型的MOSFET，EMI分析原理基本相同1） MOSFET控制电路分析• 栅极电荷Qg弹位：nC纳库）—般性能为几十nC减小栅极电荷可以提高开关速度• MOSFET控制电路SuperJunction-MOSFET的等效电路模型电路组成：Rg_ext、Rg_int、Cgd、Cgs、Cds• 栅极控制在栅极主导的控制中，当栅极导通时，漏极电流会流向Cgd，也会流到MOSFET中 即模型中的蓝色电流路径补充：Coss参数说明举例如图c,„Input Capacitance950gOutput CapacitanceSOJReverse Transfer CapaciunceQ,1S Stored Energy40VfH ■= 0 V 忖丙二1000 VF - 1 MHz如匚=25 mV• Coss 控制在Coss主导的控制中，dv/dt主要取决于流经输出电容的电流，输出电容为Cds或Coss，即模型中的红色电流路径2) 反击式变换器反击式电源电路，其中包含变换器开关环路ZN-AZNoisy and EKtrflmely high dv/dt ftfft£卅牝卄时丫 high di/dt loops反击式变换器电路模型：变压器磁电感Llk1，变压器漏电感Llk2, MOSFET输出电容Coss• 反击式变换器开关波形分析：振铃取决于变压器的漏感及MOSFET的Coss ；关断阶段自带的振铃主要受变压器的磁化和MOSFET Coss影响在准谐振反激式变换器中，Coss通常是数值较低的外部电容。

inVreflEctBda ™parasitic leakage■rwwwwwwww WWWV.-.-WTrVWllnluc.lHrn:i5 Uk &valleys due to itransfarrner wwwwwwwwwwwwvmOy 点口界 Lm & MOSFET^3）通过SuperJunction-MOSFET开关速度优化EMI性能的万法•使用外部Rg，降低MOSFET开关动作速度通过增加外部Rg数值，是降低MOSFET速度最简单的方法之一； 在栅极控制开关中，dv/dt主要取决于Vgs/Rg*Cgd;Rg升高后dv/dt会降低；使用内部Rg和外部RgMOSFET有自带的Rg,在PCB上还存在外部Rg；MOSFET建模时，要有Cgd、Cgs、Cds、内部Rg、封装上的引线电感、PCB寄生产生的外部电感； 在此环路中，dv/dt触发振荡；在栅极环路中，di/dt触发振荡；内部Rg主要用于抑制器件内部的dv/dt和di/dtCgssL血 indjctanceLead 4 gale-wire —Indudance-―m 7.__危誠…胡鮎丙閱intE^ternpl on比loard capacrtsncc cod 二寸□ Lead器件外部通常有栅极驱动电路，有Rg(on)和Rg(off); 有助于单独调节MOSFET的导通和关断； 导通电阻影响EMI，关断电阻影响效率；cgd—Rg(on)对EMI信号的影响 快速关断栅极驱动电路JURG1IDPZT749IN5819不同数值Rg(on)和Rg(off):图中RG1=Rg(on),不同RG1值对应的开关波形；EMI对应的EMI信号；RG1=10ohm时不满足EMI，且超出B类限制；RG1=150ohm时满足EMI限值，且有5dBuV余量；:::制昨 1 ——-_-_'—J60 0酗・i5022fi 匚 la拾 B创曲rf 3O«lDM0DI4Ml^691 nUSftW 1.0 CM21OTHMSKr.BbdBfJVJ]S.O7 IW5CdM・不同 RG1 值对应的转换速率硬开关电源的Rg(on)限值 硬开关电源波形 米勒平台区存在的漏极电压和漏极电流导致 MOSFET 损耗；平台区时间 t 二(Rg * Cgd * Vds) / (Vplateau - Vgsth)推出Rg直接影响平台区时间；米勒平台区的功率损耗Pav*t二0.5*V*ld*t推出米勒平台区时间越长，损耗越大； 所以Rg越小，t越小，开关损耗就越小；准谐振反激式变换器不存在米勒平台区，所以Rg(o n)值影响较小；根据MSOFET Spec计算出硬开关电源和准谐振开关电源的典型值，如某型号计算后的典型值： Rg_ext- 22 Q (hard switching)硬开关电源的硬限值；Rg_ext - 250 Q (QR switching)准谐振电源的开关限值； 一般Rg越大，MOSFET的效率就越低；温升也会越大；使用外部Cgd减慢MOSFET的开关动作栅极控制电路：dv/dt与Vgs、Rg、Cgd是成比例的；Cgd越大，dv/dt越小；Cgdl^s JRp intCdsGate control:仿真EMI 信红色部分没有Cgd,没有外部Cgd; 绿色部分带22pF的外部Cgd ； 增加Cgd,高频范围有10dBuV的余量；减小EMI时的Cgd限值：硬开关电源米勒平台区的典型波形， 准谐振电源中没有米勒平台区，米勒平台区时间 t 二(Rg * Cgd * Vds) / (Vplateau — Vgsth)；功率损耗 Pav*t 二 0.5*V*ld*t ；根据MSOFET Spec计算出典型值，如某型号计算后的典型值Cgd=22pF〜42pF ； Cgd会降低效率、提高温升使用外部Cds降低MOSFET开关动作速度EMI受Coss控制：dv/dt与Il/Coss成正比；Coss越大，dv/dt越小；EMI信号仿真：绿色是带有22pF的Coss ； 蓝色是带有Cds=100pF的Coss ；MOSFET导通时，储存在输出电容中的电能就会耗散到器件中，此时电能E=1/2CV2=1/2Coss*Vds2； 推出开关频率上升时，Coss会双倍增长，则损耗的电能也会双倍增加；通常Coss的值越大，Eloss越大，器件散耗的功率也越大；根据MSOFET Spec计算出典型值，如某型号计算后的典型值Cds=22pF~100pF ； 这有助于把温度保持在限值范围内，并且把效率降低保持在可接受的程度； 同样会使MOSFET降低效率并提高温升；通过MOSFET缓冲电路优化EMIMOSFET缓冲电路：(a) 开关RC缓冲电路会减少开关波形的振铃或过冲，考虑效率因素，所以开关电路不使用典型RC 电路；(b) 二极管缓冲电路，RC有助于波形更加平滑；(c) 二极管齐纳钳位电路，主要用于提高效率以及在轻负载的条件下实现较高的效率；(d) 在反击式电源中，最常用的是RCD缓冲电路； 该电路设计的指导原则：首先设置该电路的钳位电压和损耗漏电感，通常将钳位电压设为反射电压的2倍左右；即2*VroNot commonly used最常用的是RCD缓冲电路；Used when light load efficiency Is requiredUsed on the output diode(d)在反击式电源中， 该电路设计的指导原则： 首先设置该电路的钳位电压和损耗漏电感，通常将钳位电压设为反射电压的2倍左右；即2*Vro缓冲电路电阻值计算缓冲电路电容值计算缓冲电路缓冲功率损耗Psnub = — Fsw Llk Ipeak根据100Hz反激式开关电源典型的计算结果，推出缓冲电容的换充值Csn二10 nF to 100 nF 缓冲电阻 Rsn 二 1 k to 30 k / 3 W ；这是耗散式的缓冲，需要有足够大的电阻才能耗散这些功率，这就是使用大功率电阻的原因 —般建议最大值为3W左右，这也是缓冲电路中允许耗散的最大值；通过铁氧化磁珠减少EMI铁氧化磁珠是在高频条件下减少EMI时抑制噪音最有效的方法之一；铁氧化磁珠涉及广泛的阻抗范围，几ohm到几千ohm，所以铁氧化磁珠的电阻特性通常允许直 流电流通过，而且主要是在高频范围内可以高效工作，通常是兆赫兹到千兆赫兹范围内，所以磁 珠选型为兆赫兹到千兆赫兹；只要是磁珠有效工作时的频率值即可，在此基础可以算出磁珠的电感值Lbead二1 uH to 4.7 uHCCM boost statE PF匚Should be as closed to the gate as possibleFFG 制 QSFE 刊电路中会存在较长的杂散电感，会导致电感升高，可以放置铁氧化磁珠；把铁氧化磁珠放在栅极、源极、靠近缓冲电路的位置；放置在振荡绕组和变压器级的输出位置；此电路为例，铁氧化磁珠的影响：绿色曲线没有铁氧化磁珠的曲线，可以看到绿色波形明显没有满足EMI要求；铁氧化磁珠主要用于高频范围，图中EMI超出限制线是在15MHz〜16MHz ；蓝色曲线是增加了铁氧化磁珠，可以看到EMI下降了越5dBuV ；LD0毗 Mill] 冨議获.【MB, i.MH.-A ..3Q.OWCITO34 MHe 硒 L pU SUd-p L.fl GHz对比待铁氧化磁珠和不带铁氧化磁珠的效率，效率没有明显变化，所以通过放置高数值的铁氧化 磁珠可以降低EMI同。